PCIe

PCIe系列第四讲、存储器、配置、IO读写请求和原子操作、消息报文

本文将着重讲述TLP的存储器、配置、IO读写请求和原子操作、消息报文几种操作请求,其中主要从其结构和特点进行分析。

PCIe系列第三讲、事务层通用 TLP 头结构分析

上一讲说道:“一个完整的TLP由1个或多个TLP Prefix、TLP头、Data Payload和TLP Digest构成”,那么本讲将就谈一谈TLP的头,具体几种事务(存储器读写、配置读写、IO读写、原子操作、消息报文)后面一一分析。

PCIe系列第一讲、PCIe接口的速度与管脚介绍

PCIe2.0规范于2007年1月5日推出,将PCIe1.0 2.5GT/s的传输速率提高了一倍,每个通道的吞吐率从250MB/s上升到500MB/s,因此2通道的PCIe可支持高达1GB的总吞吐量。

PCIE中的加扰与解扰

所谓加扰是将源数据流与一个随机序列异或后,再发送出去,异或操作完成后的数据流基本是伪随机的。PCIE数据发送端有加扰,数据接收端也有解扰操作,解扰与加扰使用相同的公式,必须完全同步,即LFSR使用相同的初始值。

PCIe 之后的高速连接标准是什么?“三大必须”为你做出选择!

机器学习和大数据应用正在彻底改变处理数据的方式。整个行业需要找到在保持低功耗的同时,提高计算性能的途径。对于当前的许多计算任务,连接处理器的专用硬件加速器完成该任务的速度和功耗都要比独立工作的处理器出色。

PCIE原理:PCIE链路训练、枚举扫描、配置BAR空间

PCIE 链路训练、枚举扫描、配置BAR的顺序?上电复位后,首先进行链路训练,之后进行枚举扫描、最后进行基地址寄存器BAR的配置。完成基地址配置后,就可以通过memory TLP读写进行寄存器的访问了。

PCIE原理:PCIE是如何获取BUS number的?

为支持ID路由,每个PCIE设备(端点和交换开关)中都应设置有贮存设备总线号和设备号的寄存器,复位时,该寄存器清0,每当设备在它的原级链路上检测到一个Type0配置写事务包时,它就从该TLP头标中的第8~9字节“捕获”它自己的总线号和设备号,并贮存入上述总线号和设备号寄存器。

PCIE原理:PCIE地址是如何映射的

本文以xinlinx FPGA PCIE为例,选择集成AXI的PCIE结构为例,说明AXI接口读写地址是如何映射成PCIE读写地址的。

PCIE原理:PCIE的BAR0/1是如何配置的?

RC端通过配置TLP读写EP端PCIE的BAR0/1寄存器,确定EP端PCIE的存储空间。其中配置TLP需要用到总线号,设备号,以及功能号。

PCIE的三种事务读写:存储器读写、配置读写、I/O读写

PCIE的三种事务读写:存储器读写、配置读写、I/O读写