UltraScale

UltraScale的LVDS的使用

LVDS是一种低摆幅的差分信号技术,使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗。

UltraScale:PUDC_B 的 BSDL 合规性问题

根据用户指南,要符合预配置 BSDL 文件描述要求,PUDC_B 应该设置为 1。在实际 BSDL 文件中,我只看到了 PROGRAM_B 的合规性:

如何在 Vivado IP 集成器 (IPI) 中使用 UltraScale SEM IP

UltraScale SEM IP 在从 Vivado IP 目录生成和从 IP 集成器目录生成时有一定的差异。这些差异是什么呢?UltraScale SEM 打算如何在 IP 集成器中使用?

浅谈Ultrascale、Ultrascale+ Serdes与7 Series GTX/GTH的区别

在Serdes流行之前,芯片之间的数据传输主要靠低俗串行接口和并行接口,存在诸如传输速率低、占用IO数量多、硬件连接复杂化等弊端。Serdes的出现简化了数据传输接口的硬件设计,大大提升了数据传输的速率和带宽效率。 今天我们来聊一聊7 Series、Ultrascale系列GTH与Ultrascale+ GTY的内部区别。

【下载】使用 UltraScale和UltraScale+FPGA开发防篡改设计

本应用笔记提供了防篡改(AT)指南和实际案例,以帮助保护UltraScale™和UltraScale+™ FPGA启用的系统中可能存在的IP和敏感数据。

【下载】UltraScale 和 UltraScale+ FPGA 封装和管脚用户指南

基于UltraScale架构的FPGA的封装和引脚规格不同。包括7系列FPGA在内的前几代产品。这些细节在此概述。

有关 UltraScale HW-SYSMON 的设计咨询:I2C 接口上意外启用写操作的安全性隐患

在 I2C 接口中意外启用写入时, UltraScale 器件的 HW-SYSMON 出现问题。这将使攻击者可直接写入接口。

【下载】UltraScal架构PCB设计用户指南

本用户指南介绍了UltraScale架构的PCB设计和引脚规划资源。

基于Xilinx UltraScale架构的 FPGA 存储器 IP 产品指南 (v1.4)

本指南提供有关使用、定制和仿真 DDR3 或 DDR4 SDRAM、LPDDR3 SDRAM、QDR II+ SRAM、QDR-IV SRAM 或 RLDRAM 3 接口内核的信息。它还描述了内核架构,并提供了定制和与内核接口的细节。

【视频】DFX 培训系列课程 - 布局规划(中文字幕)

本视频围绕 UltraScale 和 UltraScale+ 架构,回顾了 DFX 布局规划基本信息;并提供了通过创建更优化的布局规划来改善设计结果的策略和技巧。