研讨会：利用编译器指令提升AMD Vitis™ HLS 设计性能
judy 在 周二, 12/05/2023 - 09:45 提交
演示如何利用优化指令和 HLS 分析功能来高效驾驭各种 AMD 自适应 SoC 及 FPGA 产品的快速解决方案
AMD Vitis™ 软件平台是一款开发环境，主要用于开发包括 FPGA 架构、Arm® 处理器子系统和 AI 引擎在内的设计。Vitis 工具与 AMD Vivado™ ML 设计套件相结合，可为设计开发提供更高层次的抽象。
Vitis
Vitis_Libraries vision L3 isppipeline U50/ZCU102流程示例
judy 在 周四, 11/30/2023 - 16:28 提交
Vitis Vision库中的内核在 Xilinx Vitis工具套件中进行了优化和支持
AI 引擎系列 6 - 在 Vitis 分析器中分析 AI 引擎编译结果（2022.1 更新）
judy 在 周三, 11/22/2023 - 14:35 提交
本文将在 Vitis™ 分析器中详解编译汇总文件，其中提供了有关编译的大量实用信息。
研讨会回放｜使用Vitis DSP库和Vitis Model Composer在AI引擎上进行信号处理
judy 在 周三, 11/22/2023 - 09:45 提交
如何使用 Vitis 加速流程和 Vitis Model Composer 流程开发带有 DSP 库的 AI Engine 内核
研讨会回放｜使用 Vitis™ 软件平台开始 AI 引擎开发
judy 在 周一, 11/13/2023 - 09:37 提交
解释革命性的 AI 引擎架构的 AIE 和 AIE-ML 变体
AMD Vitis 软件平台 2023.2 版本发布
judy 在 周四, 11/02/2023 - 09:36 提交
2023.1 版本提供了增强的工具，支持基于 AIE 的 DSP 设计的实现
Vitis 开发 Linux 应用编程工程搭建
francis zhang 在 周二, 10/24/2023 - 17:01 提交
本文是学习赛灵思 Zynq UltraScale+ MPSoC 5EV过程中写的笔记
Alveo板卡中的XVC功能
judy 在 周五, 10/20/2023 - 15:26 提交
在Vitis调试kernel过程中，用户可以在先行通过SW_EMU和HW_EMU测试
AI 引擎系列 2 - AI 引擎 graph 简介 （2022.1 更新）
judy 在 周五, 10/13/2023 - 15:18 提交
本文将进一步深入讲解工程内的 AIE graph
Vitis 启动时未响应的解决方法
guanxiao_505740 在 周六, 10/07/2023 - 09:18 提交
在启动 Xilinx Vitis 2021.1 时，无论是从 Xilinx Vivado 界面的 Launch Vitis 启动