Xilinx

Xilinx 联手西班牙电信驱动基于O-RAN的5G创新

得益于西班牙电信和赛灵思的努力,包括VR / AR媒体产品,到互联汽车和工业IoT设备的丰富的无线服务,将在整个欧洲比预期更早实现。这家跨国电信运营商,今天宣布,将赛灵思与多家业界领先的软硬件公司联合在一起,以期冲击市场并加速其 4G 和 5G 无线网络中 O-RAN 技术的发展。

Xilinx FPGA和CPLD供电

基于闪存技术的Xilinx CPLD具有较低的逻辑密度,功耗也比较低。为了提高逻辑密度、集成更多功能,PLD厂商的每一代器件都会采用当前最新的工艺技术。不同的功能需求以及集成工艺,使得PLD的供电电压有所不同。

Xilinx OpenCL的存储模型

在OpenCL中提供的存储模型中,有如下几种Memory类型。Host Memory:Host Memory指的是连接在主板上的内存条,仅供host进行数据读取。Off-Chip Global memory:Off-Chip Global memory 指的是在FPGA板卡上通过硬件与FPGA芯片连接的内存条。数据存取所花费的时间相对较长,但是容量相对较大。

为什么推荐使用XPM?

什么是XPM?可能很多人没听过也没用过,它的全称是Xilinx Parameterized Macros,也就是Xilinx的参数化的宏,跟原语的例化和使用方式一样。可以在Vivado中的Tools->Language Templates中查看都有哪些XPM可以例化。

Xilinx Floating-Point Operator IP创建与仿真

搜索float双击Floating-point。Operation Selection 我们这里选择浮点数的加减法验证。Precision of Inputs 我们选择单晶浮点数(Single),指数位宽Exponent Width 8bit 尾数位宽24 bit

Xilinx ISV 看台 | 自适应比特率视频转码:挑战视频转码难题

随着视频进入众多的应用领域,视频流成为有线网络和无线网络的主流传输数据。提供不间断视频流成为许多企业的要务。视频服务提供商面临着既要管理基础设施,又要提升客户体验质量的难题。这些难题促生了市场对自适应硬件加速的需求。

Xilinx ISV 看台 | Vitis 定量金融加速库为金融计算加速

对于金融分析来说,洞察时间是预测风险、为客户做出明智商业决策和提供差异化金融服务的关键,这些金融服务有助于您在竞争中脱颖而出。赛灵思平台提供自适应的、高度灵活以及业界急需的计算能力,可显著缩短您的洞察时间。

2020 Xilinx Vitis/Vitis AI 线上研讨会

唤醒,硬件加速的潜力!2020 Xilinx Vitis/Vitis AI 线上研讨会——这是一个卓越的设计环境,历经5年,投入总计1000个人工年,Vitis 统一软件平台让致力于创新的工程师和科学家们突破固定芯片性能的局限,让一切皆有可能

谈谈Xilinx的6输入LUTS(查找表)

最近用了赛灵思最新UltraScale系列芯片,然后就拿着赛灵思的UG好好研究了一番。发现这个这个系列的FPGA跟ZYNQ相比有了改变,原来ZYNQ是一个CLB包含2个SLICE,然后每个SLICE同时又包含4个6输入LUTS。

XilinxFloating-Point IP

Xilinx Floating-Point IP主要分为操作数s_axis_a,s_axis_b,s_axis_c,可编程操作s_axis_operation和输出结果m_axis_result。