Xilinx

Xilinx Vitis 科研冬令营启动,产学研联手打造定制计算人才

在数据驱动的人工智能摧枯拉朽般冲击各种应用、衍生无数奇思妙想的今天,赛灵思前沿技术研究与学术合作部门隔空召唤:“Time to Innovation, Time to Paper ” —创新的时候到了,发布学术论文的时候到了!

Xilinx ISV 看台 | 睿视智觉:比 GPU 快 400 倍的图像内容合规性审查

随着 4G 和即将到来的 5G 时代,互联网上每天都在不断产生大量的图像和视频内容,为了保证网络环境的健康,内容提供商必须对平台产生内容进行严格的检测,避免违规违法内容流入互联网。而随着人工智能(AI)时代的到来,图像智能处理系统开始逐渐替代基础的审核人员。

Xilinx ISV 看台 | Maxeler:比 CPU 快 100 倍的信用风险评估调整

在 2019 XDF(赛灵思开发者大会)上, Maxeler 公司洪小莹博士为大家现场展示了其基于 Alveo 加速卡的 CVA Calculation (信用风险评估调整)的方案。

Xilinx 软件及 AI 市场副总裁:赋能软件开发者越来越重要

大数据时代呼唤算力的革命,未来的“计算”将会是什么样?作为引领下一代自适应 AI 技术的全球领导者,赛灵思如何规划和布局?现在真的是软件开发者的天下了吗?

关于Xilinx器件Clock相关原语使用总结

Xilinx对Clock的管理如分频,倍频等没有使用IP,而是直接调用了相关原语MMCME3_ADV,在这里MMCME3_ADV原语是针对UltraScale的器件的,7系列的器件相关原语名称为MMCME2_ADV。这个规则和LVDS的serdes等原语一致。

Xilinx 即将亮相第25届ASP-DAC, 会议亮点先睹为快

2020年1月13-16日,亚洲及南太平洋设计自动化会议(ASP-DAC)将在中国国家会议中心举行。Xilinx在此次会议上将带来关于Alveo,ACAP,Vitis/Vitis AI,智能教育-EdgeAI实验平台等多个产品展示,敬请期待。Xilinx展位号B01 @国家会议中心三层。

xilinx文件后缀说明

xilinx文件后缀说明

回眸 2019:Xilinx 年度大事记

我们即将跨过令人激动的 2019 年,迈入崭新的 2020 年,在这新旧交叠之际,赛灵思诚挚地感谢各位用户的支持和关注。我们也将一如既往地为广大创新者提供源源不断的驱动力和平台工具,齐心协力,为打造灵活应变、万物智能的世界而努力!

荣获企业杰出 CEO 奖的背后,解读 Xilinx 总裁 Victor Peng 的远见、情怀与愿景

12 月 12 日,在电子发烧友举办的第四届中国 IoT 创新奖颁奖典礼上,赛灵思总裁兼 CEO Victor Peng 荣膺“企业杰出 CEO 奖”。收获这一业界荣誉的背后,是 Victor 在 2019 年带领赛灵思所取得的一系列重大成就最好的注脚......

Xilinx Zynq 助力机器人科学管理,两大优势吸睛!

如何实现对机器人进行科学管理?来看看赛灵思联盟合作伙伴 Sundance 是怎么做到的。赛灵思联盟合作伙伴 Sundance 最近推出了 VCS-1 平台。VCS-1 是一款 COTS 解决方案,基于业界标准 PC/104 外形,以及 GitHub 开源 Zynq MP-SoC 解决方案,能够控制和导航任何支持 ROS的机器人。