技术

基于Vivado HLS的一维离散卷积的高层次综合

发表于:08/08/2018 , 关键词: Vivado HLS, 一维离散卷积, 高层次综合
前言 利用vivado高层次综合工具可将C代码综合成HDL语言。本文将详细解析一维有限长离散卷积的例子,并分析综合结果。另外,vivado HLS的使用方法见笔者另一篇博文: http://xilinx.eetrend.com/blog/13178 本文不再赘述。 维离散卷积原理 一维离散卷积就是卷积核与输入序列值两两相乘再求和,公式为: x为输入序列,y为输出数据,... 阅读详情

PetaLinux 工具

发表于:08/07/2018 , 关键词: Petalinux
PetaLinux 工具提供在 Xilinx 处理系统上定制、构建和调配嵌入式 Linux 解决方案所需的所有组件。理想适用于提升设计生产力,该解决方案与 Xilinx 硬件设计工具协同工作,为 Zynq® UltraScale+™ MPSoC、 Zynq®-7000 SoC、和 MicroBlaze™ 简化了 Linux 系统的开发。 PetaLinux 开发工具(主机) PetaLinux... 阅读详情

学会System Generator(8)——Reinterpret和Convert详解

发表于:08/07/2018 , 关键词: system-generator
本文是该系列的第8篇。第2篇中以数字滤波器的设计为主题,介绍了System Generator的完整设计流程;第7篇介绍了其中数据类型的选择与位宽截断的问题。本文将对其中使用到的Reinterpret和Convert模块进行详细介绍。 模块功能概述 数据转换,数据类型、位宽等问题都会影响到计算精度,对于设计者而言,需要考虑的就是相关影响是否可以接受,即是否会影响到实际的系统性能。... 阅读详情

Matlab导出eps或jpg图片的四种方法

发表于:08/07/2018 , 关键词: Matlab
MATLAB是美国MathWorks公司出品的商业数学软件,用于算法开发、数据可视化、数据分析以及数值计算的高级技术计算语言和交互式环境。MATLAB和Mathematica、Maple并称为三大数学软件。它在数学类科技应用软件中在数值计算方面首屈一指。无论是做项目还是写论文,我们都会遇到把Matlab画的图形(默认为matlab自带的图像格式.fig)转换为其他格式并导出的问题。... 阅读详情

用于汽车ADAS SoC的数据转换器IP

发表于:08/07/2018 , 关键词: ADAS, 今日头条, 数据转换器IP
作者:Manuel Mota,Synopsys公司模拟IP部产品营销经理 需要数据转换器的传感器应用涉及十分广泛的范围,例如用于识别不同发动机状态的温度传感器,或者支持汽车驾驶辅助系统(ADAS)的雷达/激光雷达等。涉及到数据转换器的其他应用还包括用于与其他车辆或固定网络进行通信的无线收发器。数据转换器IP(“模拟-数字”和“数字-模拟”)为汽车片上系统(SoC)提供了多种模拟传感器的接口。... 阅读详情

SDSoc学习(二):搭建平台,使用EMIO点亮LED

发表于:08/06/2018 , 关键词: LED, ZedBoard
简介 这是学习SDSoc的第二个入门实验,通过EMIO点亮连接在PL上的8个LED。与上一个实验不一样,在这一个实验中,由于ZedBoard平台中没有使能EMIO,因此想直接通过SDSoc编写程序驱动MIO是不行的,所以这一个实验需要自己搭建包含EMIO的平台。 我用的是ZedBoard开发板,SDSoc2017.4。 第一步:搭建平台 通过对官方资料的学习,... 阅读详情

学会System Generator(7)选择最佳数据类型

发表于:08/06/2018 , 关键词: system-generator
本文是该系列的第7篇。第2篇中以数字滤波器的设计为主题,介绍了System Generator的完整设计流程。不过仍然有些问题需要解决: 1. 如何选择一个最合适的数据类型(以最少资源达到性能需求)? 2. 如何选择系统的输出位宽(保证信号不失真)? 传统的HDL模型设计方法中,博主通常会用MATLAB进行仿真,确认位宽对数据量化的影响;或在Vivado中仿真,截取合适的滤波器输出位数。... 阅读详情

Xilinx Vivado 硬件诊断( ila和vio的使用)

发表于:08/03/2018 , 关键词: Vivado
作者:OpenS_Lee 1背景知识 在我们的FPGA设计项目中,硬件的诊断和校验可能会占去超过30%—40%的FPGA开发时间,FPGA的debug也是FPGA设计中重要的一环。掌握并灵活运用FPGA设计工具的debug功能也是加快FPGA设计的关键。 1.1 ILA(Integrated Logic Analyzer) FPGA设计中的信号连接到ILA核的时钟和探针输入如图1... 阅读详情

ZYNQ之uboot,kernel,设备树,文件系统生成

发表于:08/03/2018 , 关键词: Zynq
Vivado:2016.4   Linux:Ubuntu16.4   ZYNQ:xc7z020   下载文件名称   2016.4-zed-release.tar.xz   device-tree-xlnx-xilinx-v2016.4.zip   linux-xlnx-xilinx-v2016.4.zip   u-boot-xlnx-xilinx-v2016.4.zip   ... 阅读详情

SDSoc学习(一):使用MIO驱动LED

发表于:08/03/2018 , 关键词: LED, ZedBoard, 今日头条
简介 在XILINX官网上看见了一些SDSoc的介绍视频,感觉这个工具很强大,我之前也有一点点VIVADO+HLS的学习经历,感觉会为学习SDSoc提供一些帮助,所以就尝试学习学习。 先从最基础的点亮一个LED入手,通过对官方资料的学习,惊奇的发现官方给的例程都是对算法加速,而没有一些入门例程,比如说点亮一个LED(可能是太简单了官方不屑说,也有可能是我没找到)。... 阅读详情

UltraScale+ GTH 的手动眼扫描

发表于:08/03/2018 , 关键词: GTH, UG576
描述 UltraScale+ GTH 可实现实时无中断眼扫描。用户可同时接受数据并查看平衡信号眼扩展,以实现在不丢失一个比特位的情况下,全面控制 BER 及信号裕量。 所需的大多数信息都可在 (UG576) UltraScale 及 UltraScale+ GTH 的 RX 裕量分析中找到。 本答复记录将向您介绍一个逐步运行手动眼扫描的简单案例。 解决方案 IBERT 中已实现眼扫描特性,其中... 阅读详情

高速连接器发展趋势与质量检验重点

发表于:08/02/2018 , 关键词: Type-C, USB-C, 高速连接器
概况 在通讯产业蓬勃发展之下,各式电子产品持续追求更佳的传输质量与及时性并提供多元化应用,这些需求促使讯号传递速度持续朝高速发展。为了提升讯号传递速度以及缩短用户的等待时间,除改变讯号编码方式外,降低讯号位准(signal level)亦或是提供全双功的传输模式都成为改良的手段;为达到此一目标,各组件或装置之间对于减少讯号衰减与失真以及避免噪声干扰的要求大幅提升。因此,... 阅读详情

充分发挥 Python 的威力:用最简单的方法打造互联互通的智能产品

发表于:08/02/2018 , 关键词: python, 今日头条
作者:赛灵思工业物联网战略部 Chetan Khona 智能互联产品背后的心理学 如果采用适当的质疑心理去思考为什么现在所有东西都套上了只能互联的噱头,你也许就会进一步想到:“它们真的都需要互联互通吗?”比如说蓝牙电动牙刷搭配的手机 app,我至今都没有使用过这类技术和工具,但一样每天早晚把牙刷的干干净净。所以真正的答案在于“人的心理”,而不在于“科技本身”。至少对我来说是这样的(... 阅读详情

MATLAB数组元素引用的三种方法

发表于:08/02/2018 , 关键词: Matlab
1. Matlab中数组元素引用有三种方法: 下标法(subscripts) 索引法(index) 布尔法(Boolean) 注意:在使用这三种方法之前,大家头脑一定要清晰的记住,Matlab中数组元素是按列存储(与Fortran一样),比如说下面的二维数组: A= 8 1 6 3 5 7 4 9 2

Zynq PS读写PL端BRAM

发表于:08/02/2018 , 关键词: BRAM, Zynq
本篇文章目的是使用Block Memory进行PS和PL的数据交互或者数据共享,通过zynq PS端的Master GP0端口向BRAM写数据,然后再通过PS端的Mater GP1把数据读出来,将结果打印输出到串口终端显示。 涉及到AXI BRAM Controller 和 Block Memery Generator等IP的使用。 本系列文章尽可能的让每一个实验都相对独立,过程尽可能保证完整性... 阅读详情