技术

Zynq-7000 rgb2ycbcr IP的创建与使用

发表于:09/13/2018 , 关键词: IP核, Zynq-7000, Zynq
作者:OpenSLee 1 背景知识 IP(Intellectual Property)在嵌入式FPGA设计中,指的是某些设计好的模块,分为软件模块和硬件模块。这些模块,一般都是已经测试好,所有功能完善的,由一些用户自己设计的。有些模块是免费的,也有收费的模块。所有用户都可以将这些IP核(IP Core)导入到自己的工程中,同样,所有用户也都可以定制自己的IP核。... 阅读详情

Zynq mio总结

发表于:09/12/2018 , 关键词: MIO寄存器
Zynq的IO包括对外连接的GPIO和内部PS与PL通信的AXIO。其中对外的GPIO又分为两种:MIO和EMIO。MIO直连到PS;EMIO则是PS扩展到PL,从PL接出的IO。所以MIO不需要管脚约束,而EMIO需要管脚约束。 1.MIO寄存器 上图为MIO内部构造,对MIO操作即是对以下寄存器进行配置: DATA_RO: 此寄存器使软件能观察 PIN 脚情况,当 GPIO... 阅读详情

学会System Generator(17)——转置型FIR滤波器设计

发表于:09/12/2018 , 关键词: FIR滤波器, System Generator
本文是该系列的第17篇。上一篇介绍了使用低层次封装的block搭建直接型FIR滤波器结构的方法,对设计进行时序分析,并将设计流水线化来提高系统的工作频率。转置型FIR滤波器是一种由直接型FIR滤波器变换而来的结构,在几乎相同的结构下有着更好的性能,本文将对此做介绍。 转置型FIR滤波器 滤波器结构框图如下: 直接型FIR滤波器是对输入数据做寄存,这样当设计没有采用流水线时,最长的路径为输入到输出... 阅读详情

在嵌入式视觉应用中,MIPI CSI-2接口是理想之选吗?

发表于:09/11/2018 , 关键词: CSI-2, MIPI, 嵌入式视觉
近年来,市面上已涌现出越来越多的嵌入式视觉应用,它们是由嵌入式计算板和相机模块组成的系统。与其他系统相比,这类系统能以更经济、更有效的方式管理视觉任务。 相机接口在上述嵌入式视觉系统的设置中扮演着关键作用,因为它承担着将相机模块与主机连接在一起的重任。 即插即用的USB 3.0、LVDS(Low Voltage Differential Signaling,低电压差分信号)... 阅读详情

Zynq-7000电子相册的实现

发表于:09/11/2018 , 关键词: Zynq-7000, 电子相册
作者:OpenSLee 1 背景知识 电子相册的实现就是通过按键来改变显示器的图片轮换。本节将通过ps端的按键来控制ARM选择不同的图片通过HDMI输出到显示屏。 1.1 AXI_VDMA的介绍 Xilinx的AXI VDMA(Video Direct Memory Access)核是个软核。它提供了高带宽的直接内存存取在内存和支持AXI4-Stream video的目标互联。... 阅读详情

嵌入式视觉中的处理平台概念

发表于:09/10/2018 , 关键词: 嵌入式视觉
引言 什么叫做“嵌入式视觉”? 嵌入式视觉=小型处理板 + 小型相机模块 在嵌入式视觉领域中,处理器有许多分类,SoC, SoM,SBC,FCD分别是什么?他们之间有什么区别和联系?通过本文,您可以有个系统的归纳和了解。 片上系统(SoC) 片上系统(SoC)是嵌入式架构的核心,是实际成像处理的所在点。很多场合里,人们将专业术语“SoC”通俗地等同于“处理器”。然而实际上,SoC包含的不止这些... 阅读详情

Vivado使用技巧(15)——DRC设计规则检查

发表于:09/10/2018 , 关键词: DRC, Vivado
在I/O和时钟规划之后,需要验证设计以确保其满足设计需求。Vivado提供了两种验证途径:DRCs用来检查设计违反规则情况;SSN分析用来估计转换噪声等级。本文将介绍DRCs,本系列第16篇介绍了SSN分析。 运行DRCs DRCs可以说是管脚规划中最严苛的一个步骤,DRCs会使用一套设计检查项(通常称作rule deck),来检查当前设计是否违反这套规则。本文将以运行DRCs检查I/... 阅读详情

资深工程师告诉你嵌入式的出路

发表于:09/10/2018 , 关键词: 嵌入式
很多人对FPGA理解还停留在CPLD阶段,认为FPGA只是用来做一些逻辑接口或算法而已,那就大错特错了,如果你一直做FPGA的逻辑而又不是很精通,又或者做其它嵌入式(如单片机、ARM)开发可以看下这篇文章,或许对你有所帮助。 1. 如果你是学习数字电路后,直接入行FPGA的话 你比较容易吃透FPGA的并行编程思想,比较容易入门FPGA的逻辑编程,然后在逻辑编程中越走越远,最后成为逻辑大牛,... 阅读详情

学会System Generator(16)——流水线设计方法详解

发表于:09/07/2018 , 关键词: System Generator, 流水线设计
本文是该系列的第16篇。流水线(pipeline)是FPGA设计中经常提到的一种技巧,通过消耗更多的资源来提升系统的运行速度。本文将以FIR滤波器的设计为主题,详细介绍如何把一个设计“流水线化”,并进行时序分析体会流水线设计带来的好处。 流水线 这里先用通俗易懂的语言描述一下流水线设计思想。假设小A要从成都到哈尔滨旅游,如果直接坐火车过去恐怕要累得受不了;如果在旅程中间加几站,比如到西安、北京、... 阅读详情

Zynq-7000 PL端HDMI的显示控制

发表于:09/07/2018 , 关键词: HDMI, Zynq-7000
作者:OpenSLee 1 背景知识 HDMI(High Definition Multimedia Interface)是高清晰多媒体接口线的缩写,能高品质地传输未经压缩的高清视频和多声道音频数据,最高数据传输速度为5Gbps。同时无需在信号传送前进行数/模或者模/数转换,可以保证最高质量的影音信号传送。 HDMI线支持5Gbps的数据传输率,最远可传输30米,... 阅读详情

您的设计中有低语者吗?

发表于:09/07/2018 , 关键词: SN74AXC8T245, 电压转换器
作者:德州仪器 Atul Patel 大家许多人可能都与“低语者”有过交谈—低语者是指说话声音超低几乎让人听不明白的人。与低语者交谈往往会导致沟通错误且混杂各种信号,这种场景在上世纪90年代知名情景喜剧《低语者》中体现得淋漓尽致。 那么,低语者与电子系统及其设计有何关系呢?现代电子信号链已开始更多地采用在较低电压节点运行的集成电路(IC)。Sub-1V器件,如大型微处理器、现场可编程门阵列... 阅读详情

基于 Speedgoat 系统验证 FPGA 算法

发表于:09/06/2018 , 关键词: FPGA算法, Speedgoat
FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它作为专用集成电路(ASIC)领域中的一种半定制电路而出现,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。主要用于信号处理及各类高速模拟仿真。 以PWM信号的捕获为例,说明FPGA与CPU(不考虑芯片专用外设)在处理上的差异。当CPU通过GPIO对PWM信号采样时,... 阅读详情

H.264三种码率控制方法(CBR, VBR, CVBR)

发表于:09/06/2018 , 关键词: CBR, CVBR, H.264, VBR
CBR(Constant Bit Rate)是以恒定比特率方式进行编码,有Motion发生时,由于码率恒定,只能通过增大QP来减少码字大小,图像质量变差,当场景静止时,图像质量又变好,因此图像质量不稳定。这种算法优先考虑码率(带宽)。 这个算法也算是码率控制最难的算法了,因为无法确定何时有motion发生,假设在码率统计窗口的最后一帧发生motion,就会导致该帧size变大,... 阅读详情

Python实现TFTP

发表于:09/05/2018 , 关键词: python, TFTP
一、TFTP协议简单介绍 1、定义 TFTP(Trivial File Transfer Protocol):简单文件传输协议)。 TFTP是TCP/IP协议族中的一个用来在客户端与服务器之间进行简单文件传输的协议,传输不复杂、开销不大的文件。端口号固定为69。 TFTP是一个传输文件的简单协议,它基于UDP协议而实现。 2、特点 简单、占用资源少、基于UDP实现、端口号为69、... 阅读详情

CNN在ZYNQ上的实现

发表于:09/05/2018 , 关键词: CNN, Zynq
ZYNQ简介 ZYNQ系列是Xilinx推出的高端嵌入式SoC,其在片上集成了ARM处理器和FPGA。ZYNQ与传统的嵌入式CPU相比,具有强大的并行处理能力。开发人员利用FPGA强大的并行处理能力,不仅可以解决多种不同信号处理应用中的大量数据处理问题,而且还能通过加入更多外设来扩展处理系统的功能。ZYNQ通过引入最新的高速AXI-4总线,可轻松实现外设的扩展与高速互访。 ZYNQ... 阅读详情