首页
新闻
技术文章
下载中心
视频
博客
Xilinx 大学计划
购物专区
论坛
FAQ
Xilinx官网
用户帐户
免费注册
登录
重设密码
用户名:
*
输入您在 赛灵思中文社区 的用户名。
密码:
*
输入与您用户名相匹配的密码。
保持登录状态
精彩推荐
FPGA知识库
初级知识库
中级知识库
高级知识库
基于赛灵思FPGA的嵌入式Linux软硬件设计
基于赛灵思spartan-3EFPGA的CAN总线转换USB接口的设计方案
好消息!2012 Xilinx FPGA 最新课程技术研讨会深圳2月24日举行!欢迎报名!
赛灵思公司全球高级副总裁亚太区执行总裁汤立人分享发展策略
赛灵思sp605 PCIE EDK使用方法介绍教程
赛灵思DSP解决方案介绍--sysgen8.1
如何使用ISE开发FPGA项目
ISE设计流程简介--华清远见视频教程
ISE开发流程介绍
ADI发表2款FMC 电路板(FPGA夹层卡),能够与赛灵思(Xilinx)全新28nm 7系列FPGA 评估套件连结
白皮书:通过局部重配置实现PCI EXPRESS 技术的快速配置
如何发现并解决FPGA设计中的时序问题
System Generator中的源控制和团队化设计技巧
用Linux 对嵌入式平台软硬件进行现场升级
如何降低降低航空电子应用中的中子触发单粒子翻转效应(NSEU)
用多个Spartan-6 FPGA存储器控制器块创建更宽的存储器接口
用Virtex-6 FPGA GTX 收发器实现三倍速率SDI
赛灵思Virtex-5 FPGA力助LTE仿真器
赛灵思大学计划(XUP)负责人介绍赛灵思培养创新人才的策略
第二届开放源码硬件大赛颁奖典礼
FAE讲堂:利用赛灵思FGPA实现降采样FIR滤波器
FPGA高级设计——时序分析和收敛
Timing Closure on FPGAs
Xilinx 大学计划
赛灵思FPGA设计高级技巧篇--华为内部资料
如何利用赛灵思工具和技术优化FPGA功耗
PCI Express增强型端点模块核的总线主DMA参考设计
利用FPGA 平台构建汽车驾驶辅助系统算法
参考系统:优化PowerPC 440处理器系统性能
最新博文
十个习惯让你精通新的开发技术
Xilinx可编程逻辑器件的高级应用与设计技巧电子档来了!!!---参加达人活动
FPGA Design Flow 学习笔记(9)--参加年度达人
赛灵思北京乔迁暨研发中心成立,合作伙伴妙语献祝 (多图)
FPGA Design Flow 学习笔记(8)--参加年度达人
(转贴)FPGA开发技巧之同步复位与异步复位的理解---参加年度达人
硬件描述语言HDL的现状与发展--参加年度达人
Xilinx FPGA 嵌入式系统程序引导和启动的流程---参加年度达人
FPGA Design Flow 学习笔记(7)--参加年度达人
Basys2的简单使用--参加年度达人
更多
最新评论
再查一下复位信号。
2 天 4 小时之前
你可以参考附件所示文档及参考设计。
2 天 4 小时之前
PC机识别PCIe设备有时间限制,每次开机时都会去检测,如
2 天 5 小时之前
关于这个问题,在这个科通专家编撰的白皮书中有详细的介绍,您
2 天 8 小时之前
各位专家好,我想在ise中调用edk,以下是我的代码,只是
3 天 4 小时之前
这个数值具体为多少,取决于FPGA的下游器件的时序特性,以
5 天 3 小时之前
DLL和DFS是两个独立单元,其各自的输入时钟频率范围指标
5 天 10 小时之前
经过进一步试验发现,必须输入信号频率在18MHz以上时,倍
5 天 23 小时之前
检查电源,如果内部有用dcm,检查DLL锁住状态
6 天 5 小时之前
检查下设计是不是有输入信号是悬空的或者你在map选项中添加
6 天 9 小时之前
热门关键词
HDL
目标设计平台
Spartan-6
ARM
Xilinx
VHDL
MicroBlaze
EDK
FPGA开发
时序
Zynq-7000
Xilinx可编程逻辑器件设计与开发
Verilog
Virtex-6
Spartan-3E
ChipScope
Modelsim
7系列FPGA
时序约束
“安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛
赛灵思
“安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛参赛作品
ISE
PlanAhead
FPGA
virtex-5
LVDS
DSP
IP
FPGA开发全攻略
more tags
最新评论
2 天 4 小时之前
2 天 4 小时之前
2 天 5 小时之前
2 天 8 小时之前
3 天 4 小时之前
5 天 3 小时之前
5 天 10 小时之前
5 天 23 小时之前
6 天 5 小时之前
6 天 9 小时之前