跳转到主要内容

电子创新网赛灵思社区

新闻
视频
博客
互动专区
技术文章
下载中心
Xilinx Wiki
活动
商城

登录
注册

搜索表单

开发者专区

软件开发专区
硬件开发专区
系统开发专区
加速专区
加速云服务
reVISION 专区
AI 推断加速

产品与工具

ACAP
reVISION
RFSoc
SDAccel开发环境
SDNet
SDSoC开发环境
UltraFast
UltraScale+
Kintex UltraScale
Virtex UltraScale
Zynq MPSoC
Vivado
ZYNQ
7系列FPGA

解决方案

汽车
广播与专业A/V
消费类
数据中心
仿真与原型设计
高性能计算
工业
医疗
测试与测量
有线通信
无线通信

登录

主标签

注册
登录（活动标签）
忘记密码

邮箱或用户名 *

密码 *

验证码 *

reVISION专区

reVISION惊艳登场， Xilinx让视觉导向机器学习更简单！
一文带你了解Xilinx reVISION堆栈
视频：使用 reVISION 实现的 4K60 密集光流算法

热门推荐

每日头条

Xilinx 宣布率先引入 HDMI 2.1 IP 子系统

【资料下载】：Alveo 数据中心加速器卡入门指南（中文）

【Vivado仿真】Vivado 设计套件版本的支持性第三方仿真器

Xilinx 助力百度大脑加速 AI 终端应用

牛！赛灵思在 CES 2019 发布多项汽车新闻

不容错过的 Zynq UltraScale+ RFSoC 新闻以及其他重要更新

无线工程师适用的FPGA系列：立即连接FPGA算法至I/O

使用 Alveo 加速计算工作负载 | 在 Nimbix 云上测试运行

开始下单吧，Virtex UltraScale+ HBM 评估套件现已上市

最新评论

该问题将在 Vivado 的未来版本中解决。 9 小时 35 分钟之前
解决方案 3 周 1 天之前
解决方案 3 周 2 天之前
对于实现方案，对以下文件进行编辑 4 周 1 天之前
解决方案 1个月 6 天之前
it's OK now. 1个月 2 周之前
要解决该问题，请打开 FSBL 应用的 C/C++ 设置。 1个月 2 周之前
为了避免这种情况，用户应注意以下几点 1个月 2 周之前
解决方案 2 个月 3 天之前
解决方案 2 个月 3 天之前

微博

--电子创新网合作网站--

ADI电机控制中文社区 | Imagination Technologies 中文技术社区 | 村田中文技术社区 | 贸泽工程师社区 | 电子创新网赛灵思中文社区 | MCU加油站

本网站转载的所有的文章、图片、音频视频文件等资料的版权归版权所有人所有，本站采用的非本站原创文章及图片等内容无法一一联系确认版权者。如果本网所选内容的文章作者及编辑认为其作品不宜公开自由传播，或不应无偿使用，请及时通过电子邮件或电话通知我们，以迅速采取适当措施，避免给双方造成不必要的经济损失。

粤ICP备12070055号