Virtex-6 “安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛 PCI Spartan-3E Virtex®-6 Spartan-6 Verilog FPGA 互动游戏 EDK 实战开发技巧 3D 赛灵思 DSP 工业控制 数字电视 安富利杯 virtex-5 LVDS 全局时钟 ISE DPD 目标设计平台 MicroBlaze FPGA开发全攻略 ISE设计套件 “安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛参赛作品 Xilinx HDL 约束