首页
新闻
技术文章
下载中心
视频
博客
Xilinx 大学计划
购物专区
论坛
FAQ
Xilinx官网
用户帐户
免费注册
登录
重设密码
只需简单几个步骤,您就可以获得赛灵思中文社区的最新资讯和服务并结识更多新朋友!
注册完成后系统会发送激活邮件到您的注册邮箱,请按说明激活您的帐户。
如果在收件箱未发现这个邮件,则可能是被您使用的邮件系统误认为是垃圾邮件,请从垃圾箱中查看。 建议您把
service@eetrend.com
加到通讯录,以后就可以直接收到赛灵思中文社区的最新资讯了。
如果有其他问题请发信到
service@eetrend.com
非常感谢您的支持和信任!
帐户信息
用户名:
*
允许空格,不允许"."、“-”、“_”以外的其他符号。
邮件地址:
*
一个有效的电子邮件地址。所有本站发出的信件都将寄至此地址。电子邮件地址将不会被公开,仅当您想要接收新密码或者想要接收关于特定新闻或通知时才会使用。
个人信息
姓名:
*
公司名称:
*
此内容将保密,不会被其他人看见。
所在省份:
*
安徽
澳门
北京
福建
甘肃
广东
广西
贵州
海南
河北
河南
黑龙江
湖北
湖南
吉林
江苏
江西
辽宁
内蒙古
宁夏
青海
山东
山西
陕西
上海
四川
台湾
天津
西藏
香港
新疆
云南
浙江
重庆
其他
此内容将保密,不会被其他人看见。
联系地址:
此内容将保密,不会被其他人看见。
工作性质:
*
产品定义与系统规划
设计及开发
工程管理
测试与测量
品质保证/质量控制
产品工程
生产管理
行业服务/咨询顾问
学术/研究
企业管理/总负责
采购
市场及销售
学生
公司主要产品和服务:
*
GPS导航
军工
医疗电子
安防设备
家庭娱乐/家居
工业电子/工业控制
新能源
汽车电子
电源设备
电脑及网络
航空航天
行业服务
通信设备
便携设备
此内容将保密,不会被其他人看见。
职位/职称:
*
如:部门经理、技术经理、高级工程师等。
你感兴趣的技术:
电话:
*
头像
上传图片:
您的虚拟头像。最大尺寸是
85x85
像素,最大大小为
300
KB。
精彩推荐
FPGA知识库
初级知识库
中级知识库
高级知识库
中兴通讯西安招聘基带FPGA开发工程师
视频: 赛灵思Kintex-7 DSP开发套件演示视频
视频: 采用赛灵思Kintex-7 KC705评估套件AMS技术实现触摸屏界面的演示
基于赛灵思FPGA的嵌入式Linux软硬件设计
基于赛灵思spartan-3EFPGA的CAN总线转换USB接口的设计方案
好消息!2012 Xilinx FPGA 最新课程技术研讨会深圳2月24日举行!欢迎报名!
赛灵思公司全球高级副总裁亚太区执行总裁汤立人分享发展策略
赛灵思sp605 PCIE EDK使用方法介绍教程
赛灵思DSP解决方案介绍--sysgen8.1
如何使用ISE开发FPGA项目
白皮书:通过局部重配置实现PCI EXPRESS 技术的快速配置
如何发现并解决FPGA设计中的时序问题
System Generator中的源控制和团队化设计技巧
用Linux 对嵌入式平台软硬件进行现场升级
如何降低降低航空电子应用中的中子触发单粒子翻转效应(NSEU)
用多个Spartan-6 FPGA存储器控制器块创建更宽的存储器接口
用Virtex-6 FPGA GTX 收发器实现三倍速率SDI
赛灵思Virtex-5 FPGA力助LTE仿真器
赛灵思大学计划(XUP)负责人介绍赛灵思培养创新人才的策略
第二届开放源码硬件大赛颁奖典礼
FAE讲堂:利用赛灵思FGPA实现降采样FIR滤波器
FPGA高级设计——时序分析和收敛
Timing Closure on FPGAs
Xilinx 大学计划
赛灵思FPGA设计高级技巧篇--华为内部资料
如何利用赛灵思工具和技术优化FPGA功耗
PCI Express增强型端点模块核的总线主DMA参考设计
利用FPGA 平台构建汽车驾驶辅助系统算法
参考系统:优化PowerPC 440处理器系统性能
最新博文
十个习惯让你精通新的开发技术
Xilinx可编程逻辑器件的高级应用与设计技巧电子档来了!!!---参加达人活动
FPGA Design Flow 学习笔记(9)--参加年度达人
赛灵思北京乔迁暨研发中心成立,合作伙伴妙语献祝 (多图)
FPGA Design Flow 学习笔记(8)--参加年度达人
(转贴)FPGA开发技巧之同步复位与异步复位的理解---参加年度达人
硬件描述语言HDL的现状与发展--参加年度达人
Xilinx FPGA 嵌入式系统程序引导和启动的流程---参加年度达人
FPGA Design Flow 学习笔记(7)--参加年度达人
Basys2的简单使用--参加年度达人
更多
最新评论
各位专家: 您们好:
3 小时 17 分钟之前
阅读了一下 但是 “插入PCIe卡后,电脑自动开机”
19 小时 17 分钟之前
配置时间超过了PCIe的枚举时间,热重启就好了。不知道BP
19 小时 19 分钟之前
再查一下复位信号。
3 天 21 小时之前
你可以参考附件所示文档及参考设计。
3 天 21 小时之前
PC机识别PCIe设备有时间限制,每次开机时都会去检测,如
3 天 22 小时之前
关于这个问题,在这个科通专家编撰的白皮书中有详细的介绍,您
4 天 1 小时之前
各位专家好,我想在ise中调用edk,以下是我的代码,只是
4 天 22 小时之前
这个数值具体为多少,取决于FPGA的下游器件的时序特性,以
6 天 20 小时之前
DLL和DFS是两个独立单元,其各自的输入时钟频率范围指标
1 周 3 小时之前
热门关键词
FPGA
DSP
FPGA开发全攻略
PlanAhead
VHDL
赛灵思
IP
目标设计平台
7系列FPGA
FPGA开发
LVDS
Spartan-3E
HDL
ARM
Zynq-7000
EDK
“安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛参赛作品
“安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛
时序
ChipScope
virtex-5
MicroBlaze
Virtex-6
ISE
Xilinx
时序约束
Spartan-6
Modelsim
Xilinx可编程逻辑器件设计与开发
Verilog
more tags
最新评论
3 小时 17 分钟之前
19 小时 17 分钟之前
19 小时 19 分钟之前
3 天 21 小时之前
3 天 21 小时之前
3 天 22 小时之前
4 天 1 小时之前
4 天 22 小时之前
6 天 20 小时之前
1 周 3 小时之前