首页
新闻
技术文章
下载中心
视频
博客
Xilinx 大学计划
购物专区
论坛
FAQ
Xilinx官网
赛灵思大学计划(XUP)负责人介绍赛灵思培养创新人才的策略
顶
59
踩
-62
赛灵思大学计划负责人介绍赛灵思培养创新人才的策略
Virtex-6
工业、科技和医疗
嵌入式处理
赛灵思大学计划(XUP)
中级知识库
要发表评论,请先
登录
或
注册
2595 次点击
用户登录
用户名:
*
密码:
*
保持登录状态
免费注册
重设密码
精彩推荐
FPGA知识库
初级知识库
中级知识库
高级知识库
直接扩频通信同步系统的xilinx FPGA设计与实现
产品质量出色技术服务一流,华为授予赛灵思“2011年度核心合作伙伴”大奖
赛灵思28纳米产品创纪录出货速度成就行业里程碑,设计采纳已达10亿美元!
赛灵思(xilinx)Kintex-7 FPGA 数据手册
用于验证最大Xilinx 器件的最新VHDL 验证方法
MicroBlaze MCS –基于 MicroBlaze 的微控制器设计现已在 ISE 13.4 中提供
视频: 采用赛灵思设计平台的ADI FMC模块视频演示
视频: 赛灵思xilinx Kintex-7 FPGA DDR3接口性能演示
视频: 赛灵思KC705评估套件功耗优势演示
视频: 赛灵思Kintex-7 FPGA DSP套件高速模拟演示
白皮书:通过局部重配置实现PCI EXPRESS 技术的快速配置
如何发现并解决FPGA设计中的时序问题
System Generator中的源控制和团队化设计技巧
用Linux 对嵌入式平台软硬件进行现场升级
如何降低降低航空电子应用中的中子触发单粒子翻转效应(NSEU)
用多个Spartan-6 FPGA存储器控制器块创建更宽的存储器接口
用Virtex-6 FPGA GTX 收发器实现三倍速率SDI
赛灵思Virtex-5 FPGA力助LTE仿真器
赛灵思大学计划(XUP)负责人介绍赛灵思培养创新人才的策略
第二届开放源码硬件大赛颁奖典礼
FAE讲堂:利用赛灵思FGPA实现降采样FIR滤波器
FPGA高级设计——时序分析和收敛
Timing Closure on FPGAs
Xilinx 大学计划
赛灵思FPGA设计高级技巧篇--华为内部资料
如何利用赛灵思工具和技术优化FPGA功耗
PCI Express增强型端点模块核的总线主DMA参考设计
利用FPGA 平台构建汽车驾驶辅助系统算法
参考系统:优化PowerPC 440处理器系统性能
最新博文
分享关于赛灵思数字预失真方案介绍
详细图解在NetFPGA上创建一个OpenFlow Switch的网络
《Xilinx可编程逻辑器件设计与开发(基础篇)》连载50:Spartan-6的PicoBlaze设计实例
《Xilinx可编程逻辑器件设计与开发(基础篇)》连载49:Spartan-6的PicoBlaze性能
《Xilinx可编程逻辑器件设计与开发(基础篇)》连载48:Spartan-6的PicoBlaze指令存储器配置方式
《Xilinx可编程逻辑器件设计与开发(基础篇)》连载47:Spartan-6的PicoBlaze输入/输出端口
《Xilinx可编程逻辑器件设计与开发(基础篇)》连载46:Spartan-6的PicoBlaze 中断
十个习惯让你精通新的开发技术
Xilinx可编程逻辑器件的高级应用与设计技巧电子档来了!!!---参加达人活动
FPGA Design Flow 学习笔记(9)--参加年度达人
更多
最新评论
谢谢大侠给大家解答啊,大侠有空可以写写约束方面的博文啊,呵
12 小时 4 分钟之前
你只要做了dcm输入时钟的约束,系统会自动帮你做输出时钟的
21 小时 39 分钟之前
"约束管不到dac端 "--->询问的是怎么样约束FPGA
2 天 16 小时之前
约束管不到dac端,你需要推算出输出链路fpga部分的时序
2 天 19 小时之前
2MHz?
3 天 21 小时之前
各位专家:
4 天 13 小时之前
这是图片.
5 天 16 小时之前
谢谢哈,请问具体在哪可以找得到呢?其介绍在哪呢?还有能留下
5 天 21 小时之前
双线性插值,ip不是免费的,单帧图像也可以使用,另使用时,
5 天 23 小时之前
v 6的开发板上关于图像处理的部分,IP核中图像缩放算法中
6 天 16 小时之前
热门关键词
Virtex-6
赛灵思
EDK
ChipScope
Modelsim
ISE
ARM
LVDS
Zynq-7000
IP
Verilog
virtex-5
时序
PlanAhead
Spartan-6
VHDL
DSP
Xilinx可编程逻辑器件设计与开发
Spartan-3E
7系列FPGA
FPGA开发全攻略
“安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛
“安富利杯”赛灵思FPGA设计技巧与应用创新博文大赛参赛作品
目标设计平台
Xilinx
HDL
FPGA开发
时序约束
FPGA
MicroBlaze
more tags
最新评论
12 小时 4 分钟之前
21 小时 39 分钟之前
2 天 16 小时之前
2 天 19 小时之前
3 天 21 小时之前
4 天 13 小时之前
5 天 16 小时之前
5 天 21 小时之前
5 天 23 小时之前
6 天 16 小时之前