视频: 赛灵思KC705评估套件功耗优势演示

赛灵思通过降低静态、动态和 I/O 功耗,并对工艺本身乃至 ISE® 设计套件工具等所有元素进行优化,使 28nm 工艺技术实现了前所未有的节电效果。赛灵思与其代工合作伙伴台积电共同开发出的 HPL(高性能/低功耗)工艺技术可应用于所有 7 系列 FPGA 和Zynq™ EPP 系列产品。HPL 工艺使赛灵思能够在不影响性能的前提下将 FPGA 的静态功耗降低到同类竞争产品的 一半。除了工艺创新外,赛灵思还在 I/O 中增加了动态关闭功能,可减少存储器接口的直流电流用电浪费。该演示说明了如何利用 ISE 工具的智能时钟和逻辑门控功能来降低动态功耗。该工具的这种简单开关能够利用局部和全局使能功能来断开不必要的切换以降低动态功耗,从而可以降低整体功耗。