视频

PBX：基于FPGA的深度学习和人工智能
星期五, 四月 7, 2017 - 10:16 围观: 1,517
Deephi Tech （深鉴科技）是无人机，机器人，监控摄像机和数据中心应用的 FPGA 深度学习平台提供商。 DeePhi 平台是基于赛灵思全可编程 FPGA 和 SoC 实现，具有高灵活性，高性能，低延迟和低功耗的独特优势，是深度学习，人工智能的完美实现平台。
视频：Spartan-7技术简介
星期五, 四月 7, 2017 - 10:09 围观: 527
你想全面详细了解Xilinx Spartan-7系列吗？Xilinx高级技术营销经理尼克·梅塔用15分钟为大家就Spartan-7家族的技术细节和表现能力进行了详尽的解读。在视频中，尼克·梅塔先列举了Spartan-7 FPGA系列的硬件资源，随后开始具体讨论I/O 功能，...
HLS视频教程18：FOR循环优化 — 嵌套的FOR循环
星期三, 三月 29, 2017 - 10:08 围观: 1,193
本节视频开始，我们将给大家介绍 Vivado HLS 所支持的 “FOR 循环” 的优化方法。在很多算法中都不可避免地用到嵌套的 FOR 循环，Vivado HLS 把嵌套的 FOR 循环分为三类。本节重点讲述如何通过流水对嵌套的 FOR 循环实现资源和性能的折中。
视频：Nimbix Cloud 上的 Xilinx 应用加速
星期二, 三月 28, 2017 - 09:57 围观: 388
Xilinx 与大数据及机器学习的异构加速器云端解决方案领先供应商 Nimbix 公司合作，共同创建可通过 C/ C++ 和 OpenCL 利用 FPGA 计算密度的新一代应用。本视频将带您访问 Nimbix 以及掌握入门指南。
HLS视频教程17：FOR循环优化 — 数据流
星期四, 三月 16, 2017 - 09:31 围观: 1,878
本节视频开始，我们将给大家介绍 Vivado HLS 所支持的 “FOR 循环” 的优化方法。数据流约束可以使得原本顺序执行的多个 FOR 循环并行执行，但使用该约束是有条件限制的。本节讲述了数据流约束的使用方法和要求，重点讲述了如何通过代码层面的优化突破这些限制。
视频：使用 reVISION 实现的 4K60 密集光流算法
星期三, 三月 15, 2017 - 09:40 围观: 5,034
本视频演示将通过在可编程逻辑中以支持 60 帧每秒速率的 4K 分辨率运行业界一流的密集光流算法展示 Zynq Ultrascale+ MPSoC 的强大功能。
【视频】机器学习 3 大主流算法实现（CNN，密集光流，立体视觉）
星期二, 三月 14, 2017 - 10:52 围观: 2,243
本视频演示将现如今“视觉导向系统”中最常用的 3 大复杂算法进行完美结合，其中包括用于目标检测或场景分割的卷积神经网络 (CNN)算法、用于运动跟踪的密集光流算法以及用于深度感知的立体视觉算法，可在单个 Zynq Ultrascale+ MPSoC 器件上运行。
【视频】reVISION：为视觉导向的机器学习应用铺平道路
星期二, 三月 14, 2017 - 09:44 围观: 4,853
赛灵思发布最新软件定义reVISION™ 堆栈，全新的reVISION堆栈能够支持更广泛的没有或者很少硬件设计专业知识的嵌入式软件和系统工程师，使其也可以使用赛灵思技术更轻松、更快速地开发视觉导向的智能系统。一旦将机器学习、计算机视觉、传感器融合和连接的优势融为一体，这些工程师将从中大受裨益。
HLS视频教程16：FOR循环优化 — 循环合并
星期三, 三月 1, 2017 - 09:43 围观: 1,102
在之前的课程我们介绍了了解 HLS 的入门，以及通过实例讲解了 HLS 的工作原理和对不同数据类型的介绍和处理 ... ... 上节课我们介绍了 "FOR" 循环优化的一些基本性能指标。本节视频，我们将继续介绍 Vivado HLS 所支持的 “for循环” 的优化方法。在默认情况下，Vivado...
业界首款RFSoC首秀：消除对分立ADC/DAC的需求
星期二, 二月 28, 2017 - 13:49 围观: 953
Xilinx 发布全球首款 All Programmable RFSoC， 将数千兆采样 RF 数据转换器集成于其 16nm MPSoC 器件中。全新 RFSoC 消除了分立数据转换器 ADC 和 DAC 的需求，而且还有助于新一代无线电及 RF 通信系统进行扩展，满足功耗、...
HLS视频教程15：for 循环优化 — 基本性能指标
星期三, 二月 15, 2017 - 11:02 围观: 1,275
上节课我们介绍了接口综合的一些基本概念以及对“数组”的处理方式以及其他案例等。本节视频开始，我们将给大家介绍 Vivado HLS 所支持的 “for循环” 的优化方法。本讲着重介绍一些基本概念如 latency, Initial Interval 等，同时介绍了常用的优化方法：流水设计。
HLS视频教程 14：接口综合 - 其他案例演示
星期六, 二月 4, 2017 - 16:07 围观: 965
在之前的课程我们介绍了了解 HLS 的入门，以及通过实例讲解了 HLS 的工作原理和对不同数据类型的介绍和处理 ... ... 上节课我们介绍了接口综合的一些基本概念以及对“数组”的处理方式等。本节视频将向您介绍接口综合的其他案例，包括： 如何添加 I/O 寄存器； 添加全局时钟使能信号； 控制...
HLS视频教程 13：接口综合 - 对数组的处理
星期二, 一月 10, 2017 - 15:25 围观: 1,049
本视频将介绍一下 Vivado HLS 对“数组”的处理，当数组作为形参出现在顶层函数时，Vivado HLS 通常会将其映射为 RAM 接口。视频演示的就是 Vivado HLS 如何实现这一功能以及相应的 RAM 接口类型。
HLS视频教程12：接口综合 - 基本介绍
星期三, 十二月 28, 2016 - 11:03 围观: 1,359
在之前的课程我们介绍了了解 HLS 的入门，以及通过实例讲解了 HLS 的工作原理，对任意精度数据的处理，数据类型的转换方法，以及 HLS 中的复合数据类型。上节课介绍了描述高速 C 测试平台的重要组成部分输出检测。本节课将介绍接口综合的基本概念，包括 Block-level 接口和 Port-...
【视频】在 Vivado 中使用 OpenCV 和 HLS【中文字幕】
星期四, 十二月 15, 2016 - 09:33 围观: 2,086
观看视频，了解 OpenCV 库和其在一些典型应用中的使用，以及 Zynq-7000 SoC 的优点和如何实现 OpenCV 设计。同时您还能学习到如何在设计流程中使用 HLS 和视频库文件。本教程将通过一个设计实例向您讲解以上内容。​
【视频】如何配合使用第三方综合工具和 Vivado IP【中文字幕】
星期三, 十二月 14, 2016 - 10:54 围观: 959
观看视频，学习如何将 Vivado IP 和第三方综合工具配合使用。此视频将通过一个设计实例引导您完成创建自定义 IP 的步骤；用第三方综合工具IP黑盒子来审查所需 IP 输出；整合 Vivado IP 网表和第三方综合工具网表的两个方法，即“网表项目模式”和“非项目 Tcl 脚本模式”。​
HLS视频教程11：描述高效的C测试平台 - 输出监测与格式控制
星期二, 十二月 13, 2016 - 15:57 围观: 527
本节课介绍了测试平台的重要组成部分输出监测，用于将待测模型的输出与参考模型的输出进行比较。同时也介绍了常用的格式控制，增强对输出信息的管理，以便于查找目标信息，为分析与定位错误提供便利。
Xilinx产品二维码标记的使用方式介绍
星期二, 十二月 13, 2016 - 11:42 围观: 618
本视频介绍了自2016年以来赛灵思使用在 28nm，20nm 和 16nm FPGA 以及 SoC 器件的二维码标记的相关信息。视频将向您提供一些有关这些二维码的实用信息，包括通过产品二维码您可以享受到的客户利益，以及可以使用的在线二维码工具等。
Vivado快速上手：IO管脚规划与布局
星期一, 十二月 12, 2016 - 11:37 围观: 888
本视频将向您介绍如何使用 Vivado 设计套件中的交互式“IO Pin Planning”和“Device Exploration” 功能。具体来说，IO 规划包括：在设计中创建、配置、分配和管理 IO 端口以及时钟逻辑对象。该视频教程描述了在设计流程的不同阶段如何执行 IO 规划的步骤。
成本优化型 FPGA & SoC 产品组合：最新消息
星期四, 十二月 8, 2016 - 15:14 围观: 494
了解如何充分利用 Xilinx 成本优化型 FPGA & SoC 产品组合的最新增强功能。该产品组合包含最佳成本优化型 FPGA 和最佳性能、低成本 SoC - 结合面向业界领先的可扩展平台的工具、IP、和生态系统。