博客

2022-09-30 | Zynq
2022-09-29 | 7系列FPGA, SelectIO, DCI
2022-09-29 | JESD204接口, JESD204B
2022-09-28 | 静态时序分析
2022-09-28 | FPGA知识
2022-09-27 | JESD204接口
2022-09-27 | WSL, Petalinux-2020.2
2022-09-27 | FPGA设计
2022-09-26 | 时钟约束
2022-09-23 | SelectIO, DCI技术
2022-09-23 | Vivado, AXI
2022-09-22 | Verilog
2022-09-22 | JESD204接口, JESD204B
2022-09-22 | DDR
2022-09-22 | Vivado, HLS