max_fanout命令的正确打开方式

作者:春哥,来源:玩儿转FPGA

vivado自带很多命令帮助编译器更好的实现设计者的想法,用得好会变成开发利器。比如,max_fanout命令,本身是用来约束扇出,减少布线拥塞的常用命令。然而很多读者向我反映,使用这个命令之后发现没有任何事情发生,完全没有任何效果。这里我就带大家理一理这个命令的使用方法。

max_fanout起作用的条件
1. 打算降低扇出的网络必须是reg驱动。因为降低扇出的原理就是reg驱动超过N(设置参数)条网络的时候,就复制一个同样的reg驱动其他N条网络,如果复制2个还不够就一直复制到足够为止,见图1。

2. -flatten_hierarchy不能设置为none。图形界面设置位置见图2。

3. 如果需要优化的信号在IP核内部那么在布局完成后使用下面的命令phys_opt_design -force_replication_on_nets [get_nets net_name]来保证IP核取消对内部网络的保护,能够正常复制高扇出网络。

图1.寄存器复制示意图

图1.寄存器复制示意图

图2. flatten_hierarchy设置位置

图2. flatten_hierarchy设置位置

max_fanout的使用形式
1. verilog综合属性设置:(*MAX_FANOUT = 50 *) reg test;

这里的综合属性必须设置在要降低扇出的寄存器前面,否则一定不会按照设计者意图综合。这种方法缺点是不能作用于IP核内部的某个信号。

2. set_property MAX_FANOUT 50 [get_nets {test}]或者

set_property MAX_FANOUT 50 [get_cells {test_r}]

注意get_cells选中的必须是要求编译器复制它来降低扇出的寄存器,因为verilog代码里面和最终实现的电路里面的寄存器名字很可能不一样,所以建议综合完成后在原理图里面去找到对应寄存器,然后复制他的名字,这样就不会弄错。很多时候读者使用命令的时候cells的名字就弄错了!用get_nets命令也一样最好去原理图里面找对应的网络,复制名字。xdc约束可以作用于IP核内部的某个信号。

max_fanout的参数意义
(*MAX_FANOUT = 50 *) reg test;里面的参数就只有一个——50,网络扇出超过50就会复制一个,保证每个复制的寄存器下面的扇出都不超过此参数。xdc约束也一样,不再敖述。

注意,图1的综合设置里面有-fanout_limit这个参数,并且默认是10000。这里是约束全局扇出的,但是max_fanout命令的优先级会高于这里的设置参数。所以编译器会优先按照你的综合属性或者XDC约束来进行优化。

文章转载自:玩儿转FPGA

最新文章