Vivado 设计套件：围绕 IP 的设计流程

judy 在周三, 11/02/2022 - 10:52 提交

Vivado® Design Suite 可提供围绕 IP 的设计流程，支持您将来自各种设计的 IP 模块添加到自己的设计中。此环境的核心是可扩展的 IP 目录，其中包含 AMD 赛灵思提供的即插即用 IP。IP 目录可通过添加以下内容来加以扩展：

来自 System Generator for DSP 设计的模块（源自 Simulink® 算法的 MATLAB®）

Vivado 高层次综合 (HLS) 设计（C/C++ 算法）

第三方 IP

使用 Vivado IP 封装器工具封装为 IP 的设计

下图显示了围绕 IP 的设计流程：

在设计中使用 IP 的方法包括：

使用“Managed IP”（托管 IP）流程来自定义 IP 并生成输出文件（包括综合后的设计检查点 (DCP)），这样即可

保留自定义设置以供在当前和未来版本中使用。如需了解更多信息，请参阅第 3 章：使用“Manage IP”工程。

从工程访问 IP 目录，以自定义 IP 并将其添加到设计中。IP 文件可存储在工程本地，或者对于小型团队规模的工程，建议将其存储在工程外部。

源文件的添加方法是右键单击 IP integrator 画布并将 RTL 模块添加到设计图中，这样即可提供“RTL on Canvas”（画布上的 RTL）。

在非工程脚本流程中创建并自定义 IP，并生成输出文件（包括生成 DCP）。

在工程模式或非工程模式下使用 IP 的方法是引用已创建的赛灵思核实例 (XCI) 文件，推荐在处理由多名团队成员协作完成的大型工程时采用此方法。

按设计进程浏览内容

硬件、IP 和平台开发

为硬件平台创建 PL IP 块、创建 PL 内核、子系统功能仿真以及评估 Vivado® 时序收敛、资源使用情况和功耗收敛。还涉及为系统集成开发硬件平台。本文档中适用于此设计进程的主题包括：

第 2 章：IP 基础知识

第 3 章：使用“Manage IP”工程

系统集成与确认

通过板级原理图和开发板布局来设计 PCB。还包含功耗、散热以及信号完整性注意事项。本文档中适用于此设计进程的主题包括：

处理调试 IP

IP 术语

Vivado IDE 使用下列术语来描述 IP、其存储位置及其表述方式。

IP 封装器

Vivado IP 封装器支持您创建即插即用型 IP，以添加到可扩展的 Vivado IP 目录。“IP Packager”Wizard（IP 封装器向导）是基于对应 IP-XACT 的 IEEE 标准（IEEE 1685 标准）《在工具流程中封装、集成和复用 IP 的标准结构》来操作的。

完成 Vivado Design Suite 用户设计汇编后，IP 封装器支持您将此设计转变为可复用的 IP 模块，以便您将其添加到 Vivado IP 目录中，并可供他人用于设计工作。您可在基于工程模式的设计或基于非工程模式的设计中使用封装的 IP。

IP integrator

Vivado® Design Suite IP integrator 工具支持您通过在设计画布上将来自 Vivado IP 目录的 IP 核与模块参考加以例化并互连，从而创建复杂的子系统设计。欲知详情，请参阅《Vivado Design Suite 用户指南：采用 IP integrator 设计 IP 子系统》(UG994)。

获取完整版《Vivado Design Suite 用户指南:采用 IP 进行设计（UG896）》，请扫描二维码进行下载。

Vivado

用户指南

每日头条

最新文章

【下载】Vivado Design Suite用户指南（设计流程概述）	Vivado 用户指南：逻辑仿真	VPK180评估板用户指南
Vitis AI 优化器用户指南	Vitis 统一软件平台文档：应用加速开发	【下载】Libmetal和OpenAMP用户指南

每日头条