下载中心 | FPGA 开发圈

【下载】7系列FPGA SelectIO资源用户指南

Xilinx®7系列FPGA包括四个FPGA系列，这些系列均设计用于最低功耗，从而使通用设计可在各个系列之间扩展以实现最佳功耗，性能和成本。

2020-01-20 | 7系列FPGA, SelectIO

【下载】Zynq UltraScale+ MPSoC 数据手册: DC 和 AC 开关特性

赛灵思 Zynq® UltraScale+™ MPSoC 支持 -3、-2 和 -1 速度等级，其中，-3E 器件性能最高。-2LE 和 -1LI 器件可以 0.85V 或 0.72V 的VCCINT 电压工作，专为实现更低的最大静态功耗而设计。使用以 VCCINT = 0.85V 工作的 -2LE 和 -1LI 器件时，L 器件的速度规格与 -2I 或-1I 速度等级相同。

2020-01-17 | Zynq UltraScale+, MPSoC

【下载】Vivado Design Suite教程：嵌入式处理器硬件设计

本教程介绍了如何使用Vivado®集成开发环境（IDE）构建基本的Zynq®-7000SoC处理器和MicroBlaze™处理器设计。在本教程中，您将使用Vivado IP集成器构建处理器设计，然后使用Vitis™统一软件平台和Vivado集成逻辑分析器调试设计。

2020-01-15 | 硬件设计, Vivado

【下载】Zynq UltraScale+ MPSoC 验证数据手册

Zynq®UltraScale +™MPSoC验证知识产权（VIP）支持基于Zynq UltraScale + MPSoC的应用程序的功能仿真。它的目标是通过模仿处理器系统（PS）-PL接口和PS逻辑的OCM / DDR存储器，来实现对可编程逻辑（PL）的功能验证。

2020-01-13 | Zynq UltraScale+, MPSoC

【下载】Zynq迁移指南：Zynq-7000 SoC到Zynq UltraScale + MPSoC

Zynq®UltraScale +™MPSoC器件是Zynq®-7000SoC器件的后继产品。它提供了64位处理器的可扩展性，同时将实时控制与用于图形，视频，波形和数据包处理的软引擎和硬引擎相结合。

2020-01-09 | Zynq-7000, Zynq UltraScale+

【下载】UltraScale架构GTH收发器

Xilinx® UltraScale™架构是第一个ASIC级架构，可通过智能处理实现每秒数百吉比特的系统性能，同时有效地路由和处理片上数据。

2020-01-02 | UltraScale, GTH

【下载】隔离Zynq UltraScale+设备上的安全关键应用

所有市场的安全性都变得越来越重要。在Zynq®UltraScale +™平台上使用受信任的执行环境（TEE），通过将安全关键元素与系统的其余部分隔离开来，可以提供主要的安全优势。

2019-12-31 | Zynq UltraScale+

【赛灵思开发者大会PPT下载】灵活应变的智能：从射频到核心网

Adaptable Intelligence:From RF to the Core——灵活应变的智能：从射频到核心网 BY Liam Madden | 执行副总裁&有线及无线事业部 (WWG) 总经理

2019-12-26 | 赛灵思开发者大会

【赛灵思开发者大会PPT下载】赛灵思：创新的驱动力

Your Innovation Powered by Xilinx——赛灵思：创新的驱动力 BY Victor Peng | CEO 行政执行总裁

2019-12-24 | 赛灵思开发者大会

【赛灵思开发者大会PPT下载】隆重介绍 Vitis 统一软件平台

Introducing the Vitis Unified Software Platform 隆重介绍 Vitis 统一软件平台 Salil Raje Executive Vice President 执行副总裁 & GM Data Center Group 数据中心事业部总经理

2019-12-20 | 赛灵思开发者大会, Vitis 软件平台

【下载】Zynq UltraScale + MPSoC软件开发人员指南

本文档提供了为Xilinx®Zynq®UltraScale +™MPSoC器件设计和开发系统软件和应用程序所需的以软件为中心的信息。

2019-12-16 | Zynq, UltraScale, MPSoC

【下载】UltraScale Architecture PCB Design

描述使用UltraScale™和UltraScale +™器件进行PCB和接口级设计的策略。

2019-12-10 | UltraScale

【下载】赛灵思 HDMI IP 核——HDMI 1.4/2.0 TX Subsystem

HDMI 1.4 / 2.0发送器子系统是一个分层IP，它捆绑了一组HDMI™IP子核心并将其输出为单个IP。它是一个现成的即用型HDMI 1.4 / 2.0发送器子系统，无需手动组装子核心即可创建可用的HDMI系统。

2019-11-26 | HDMI

【下载】UltraScale FPGA收发器向导

UltraScale™FPGA收发器向导用于配置和简化Xilinx®UltraScale或UltraScale +™器件中一个或多个串行收发器的使用。

2019-11-22 | UltraScale, 收发器

【下载】基于PS和PL的1G / 10G以太网解决方案

本应用笔记重点介绍使用Zynq®UltraScale +™器件的基于以太网的设计。它描述了通过扩展的多路复用I / O（EMIO）和多路复用I / O（MIO）接口在处理系统（PS）中可用的千兆以太网控制器（GEM）的用法。它还描述了使用可编程逻辑（PL）中的高速收发器使用1000BASE-X，SGMII和10GBASE-R物理接口。

2019-11-18 | 以太网, 解决方案