跳转到主要内容
电子创新网赛灵思社区
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD 推出 Embedded+ 架构
KR260 DPU配置教程3
Vitis 统一软件平台文档
Versal- 在一个triplet中实现DDRMC和soft DDR4 controller
在非常多的客户应用工程中,都会用到DDR4/LPDDR4来存取大容量数据
2024-03-29 |
Versal
,
DDRMC
,
DDR4
Vivado使用入门(二)新建或添加设计输入文件
本文将详细介绍Vivado软件的使用方法,帮助初学者快速掌握AMD FPGA开发
2024-03-29 |
Vivado
,
FPGA开发
AMD Vitis™Embedded嵌入式软件开发套件
独立的Vitis嵌入式安装程序提供简单的工具安装,下载量减至大约10GB,安装量减至大约15GB
2024-03-29 |
Vitis
,
嵌入式软件开发套件
,
Embedded
空中客车使用 MATLAB 设计基于 FPGA 的机载深度学习处理器
空中客车使用了 AMD® Zynq™ UltraScale+™ MPSoC ZCU102 板以及长短期记忆 (LSTM) 模型
2024-03-28 |
空中客车
,
Matlab
,
深度学习
,
ZCU102
如何查找 AI 引擎 NoC 接口拼块的列位置?
本文涵盖了 AI 引擎 NoC 接口拼块的位置查找方法。
2024-03-28 |
AI引擎
Vivado使用入门(一)创建工程
本系列将详细介绍Vivado软件的使用方法,帮助初学者快速掌握AMD(Xilinx) FPGA开发。
2024-03-28 |
Vivado
基于FPGA的“俄罗斯方块”系统设计
本项目主要在FPGA上实现了一个经典小游戏“俄罗斯方块”
2024-03-28 |
FPGA
,
俄罗斯方块
白皮书 | 一种可扩展的自动驾驶方法
探讨了汽车行业的未来发展,从 ADAS、主动安全性到有监督/无监督自动驾驶
2024-03-27 |
自动驾驶
,
AMD
,
ADAS
,
每日头条
FIR Compiler C-model如何设置参数
本文介绍如何配置C-model参数和IP匹配。
2024-03-27 |
C-model
,
每日头条
FPGA之组合逻辑与时序逻辑
数字逻辑电路根据逻辑功能的不同,可以分成两大类
2024-03-27 |
FPGA
,
组合逻辑
,
时序逻辑
Matlab生成fir滤波器抽头系数
在Vivado调用fir滤波器时,我们会遇到需要填充滤波器抽头系数的问题
2024-03-27 |
Matlab
,
FIR滤波器
AMD Versal AI Edge 自适应计算加速平台之PL通过NoC读写DDR4 实验 (4)
本实验通过PL端Verilog代码直接读写ddr4,主要了解NoC的配置方法
2024-03-26 |
Versal
,
DDR4
,
ALINX
AMD苏姿丰:AI是过去50年来最重要的技术,超过互联网
苏姿丰表示,人工智能技术是过去50年以来最重要的技术,甚至超过互联网的出现。
2024-03-26 |
苏姿丰
,
AI
Vivado BD模式下导入RTL,如何实现聚合自定义的AXI接口?
如何在导入Block Design后,也一样实现聚合在一起?
2024-03-26 |
RTL
,
AXI接口
,
Vivado
AMD EPYC 8004系列处理器—— 体积小巧,适合空间和功率有限的部署环境
EPYC 8004系列处理器可在SPECpower基准测试中提供更高的每系统瓦特性能
2024-03-25 |
EPYC-8004
,
数据中心
,
AMD
,
EPYC
1
2
3
…
下一页
末页