跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
AMD和黑莓合作:推动下一代机器人系统的演进
AMD推出第二代Versal系列器件,为AI驱动型嵌入式系统提供端到端加速
五大理由|为嵌入式应用选择 AMD Spartan UltraScale+ FPGA
【下载】UltraFast 高层次生产力设计方法 指南
赛灵思可编程器件含有数百万个逻辑单元 (LC),集成了当前越来越多的复杂电子系统。本高层次生产力设计方法提供了在短设计周期内开发此类复杂系统的一套最佳做法。
2019-10-12 |
UltraFAST
xilinx 7系列FPGA之slice篇简介
Xilinx的官方文档在介绍FPGA的逻辑资源时通常是按照CLB(Configurable Logic Block)来介绍,把CLB作为FPGA里的最小逻辑单元。但是CLB是由2个slice构成,因此平时大家都把slice挂嘴边,称为最小的逻辑单元,很少提起CLB。因此本篇咱们就简要聊一聊slice的功能。对于大部分应用,咱们不必深入了解slice,...
阅读详情
2019-10-12 |
7系列FPGA
,
slice
【视频】Xilinx 开发者大会 2019(圣何塞专场)
赛灵思开发者大会,一个前所未有的开发者与专家思想与观点,创意与方案亲密接触的平台。 参加 XDF,解锁 FPGA、可编程 SoC、ACAP 无限潜能,突破算力极限,加速应用部署,激发你的灵感,增强你的技能,让你的创新永不落伍! 全球 1,300 多名与会者、120 位演讲嘉宾、84 小时实验室项目和 40 多个合作伙伴演示。
2019-10-12 |
Xilinx开发者大会
嵌入式软件与生态系统:为嵌入式开发者提供必要的组件
Xilinx 及其联盟成员提供嵌入式工具与运行时环境可帮助您高效快速地将概念转化为生产。我们可为您提供使用 Xilinx Zynq® SoC 和 Zync UltraScale+ MPSoC 器件、MicroBlaze™ 处理器内核和 Arm Cortex-M1/M3 微控制器创建嵌入式系统所需的所有组件,包括开源操作系统和裸机驱动程序、多运行时和......
2019-10-12 |
嵌入式软件
Python进阶:切片的误区与高级用法
众所周知,我们可以通过索引值(或称下标)来查找序列类型(如字符串、列表、元组…)中的单个元素,那么,如果要获取一个索引区间的元素该怎么办呢?
2019-10-11 |
python
Vitis 加速库:广泛且性能优化的开源库
Vitis™ 统一软件平台包括一组广泛的、性能优化的开源库,这些库提供了即开即用的加速功能,并且对现有应用实现最小化代码更改或零更改。
2019-10-11 |
Vitis
,
开源软件
Vitis AI:从边缘到云的最佳人工智能推断
Vitis™ AI 是 Xilinx 的开发平台,适用于在 Xilinx 硬件平台(包括边缘设备和 Alveo 卡)上进行人工智能推断。它由优化的 IP、工具、库、模型和示例设计组成。Vitis AI 以高效易用为设计理念,可在 Xilinx FPGA 和 ACAP 上充分发挥人工智能加速的潜力。
2019-10-11 |
Vitis
,
人工智能
,
云
zynq开发软件操作整体流程
网上关于vivado开发zynq的资料很多,总结以下操作流程,以SD模式为例。
2019-10-11 |
Zynq
【vivado学习六】 Vivado综合
在“设置”对话框的“约束”部分下,选择“默认约束设置”作为活动约束设置;包含在Xilinx设计约束(XDC)文件中捕获的设计约束的一组文件,可以将其应用于设计中。
2019-10-10 |
Vivado
Vitis 软件平台:适合从边缘到云的所有开发者
Vitis 统一软件平台包括:全面的内核开发套件,可无缝构建加速的应用;完整的硬件加速开源库,针对 Xilinx 硬件平台进行了优化;插入特定领域的开发环境,可直接在熟悉的更高层次框架中进行开发;不断发展的硬件加速合作伙伴库和预建应用生态系统。
2019-10-10 |
Vitis
,
Vitis 软件平台
,
开发套件
【视频】Vitis™ 统一软件平台简介 (中文字幕)
Vitis 独立于 Vivado™ 设计套件,后者仍然继续为希望使用硬件代码进行编程的用户提供支持。但是,Vitis 也能够通过将硬件模块封装成软件可调用的函数,从而提高硬件开发者的工作效率。
2019-10-10 |
Vitis
,
赛灵思
突破软硬壁垒,解锁全员创新 —— Xilinx 隆重发布 Vitis 统一软件平台
10月9日,赛灵思大中华区销售副总裁唐晓蕾 ( Maria) 及赛灵思软件和人工智能高级经理罗霖( Andy )在北京隆重发布里程碑式的 Vitis™ 统一软件平台,以“突破软硬壁垒,解锁全员创新” 为主题,揭开赛灵思通过软件革新,解锁软件开发者的硬件加速壁垒,将赛灵思独特的自适应计算能力带给全员开发者的新篇章。
2019-10-10 |
Xilinx
,
Vitis
zcu102(9)hello_petalinux
由于本人习惯在Windows环境下做FPGA开发,因此将PetaLinux安装在Linux虚拟机中,开发环境如下:Windows 10;Vivado 2018.2.1;VMware Workstation 14 Pro;Ubuntu 16.04.5 desktop amd64;Petalinux 2018.2。
2019-10-09 |
ZCU102
,
Petalinux
ZYNQ学习:GPIO、MIO、EMIO的区别
首先来理清楚MIO与EMIO的关系。MIO是PS的I/O引脚,一共有54个,分为Bank0与Bank1,可以接许多外设比如UART、SPI或GPIO等,另外可以引脚复用。
2019-10-09 |
Zynq
,
GPIO
,
EMIO
FPGA开发基本流程有哪些?
FPGA是可编程芯片,因此FPGA的设计方法包括硬件设计和软件设计两部分。硬件包括FPGA芯片电路、 存储器、输入输出接口电路以及其他设备,软件即是相应的HDL程序以及最新才流行的嵌入式C程序。
2019-10-09 |
FPGA
第一页
前一页
…
292
293
294
…
下一页
末页