串行接口

基于去序列化过采样数据的时钟和数据恢复单元

本文描述了一个使用专用高速收发器的多级串行接口。该设计以非整数数据恢复单元为基础,将数据速率下限扩展到0 Mb/s。

开始学习EV12AQ600 ADC和Xilinx FPGA的ESIstream串行接口

您将学习如何简单地下载并创建Vivado工程,实现ADC EV12AQ600/605的串行接口,并缩短您的开发时间。

Versal ACAP和ESIstream串行接口

本视频将介绍基于VCK190开发工具的ESIstream Versal开发包,帮助您熟悉其使用方法并加速您的开发流程。