MIPI CSI-2 RX Subsystem IP和D-PHY基本调试
judy 在 周五, 03/03/2023 - 17:20 提交DPHY需要完成初始化, 当clock lane和data lane的init_done置高, 以及stopstate拉高
DPHY需要完成初始化, 当clock lane和data lane的init_done置高, 以及stopstate拉高
有客户使用Linux中的USB Gadget功能,把MPSoC器件做USB从设备
随着智能制造、工业物联网、大数据的发展,许多工业自动化应用对于延迟和确定性的要求越来越严格
本文将介绍KPA EtherCAT 主站在ZCU102平台的移植与测试
全新推出的4G/5G Zynq UltraScale+ RFSoC数字前端器件将通信商机扩展到成本敏感型市场
在启动基于K26设计的扩展板时,遇到下列错误。检查硬件设计,SATA使用Lane 3,ref_clk2
AMD-Xilinx MPSoC的器件里,提供了内置的Watchdog
3月23日,由AMD举办的在线研讨会上,我们将详细为您介绍这款最新发布的医疗成像库
Versal 系列的DMA axi bridge模式可以在PL的QDMA IP或者在CPM的QDMA IP中选中
全新RF前端包含RF开关和前置驱动器,并与AMD的RFSoC数字前端ZCU评估套件集成