管脚约束

管脚约束问题导致生成bit时报错 如何在不重新Implentation情况下生成bit？

judy 在 周二, 10/19/2021 - 10:57 提交

在FPGA开发中，我们经常遇到因为管脚忘记约束，导致最后生成bit的时候报错。像上面这个图中，由于在约束中忘记指定mdc和mdio的电平，再经过了长时间的综合和实现后，最后的Generate Bitstream报错了。这种情况下，如何才能不重新Implementation的情况下生成bit呢？