视频编解码器

AMD-Xilinx 推出 Zynq UltraScale+ 解决方案

judy 在 周一, 09/05/2022 - 09:00 提交

Zynq UltraScale+ 的目标参考设计为经过全面验证的设计模块提供单独的知识产权和系统基础架构块

【下载】H.264/H.265 视频编解码器单元解决方案

judy 在 周四, 12/24/2020 - 12:02 提交

本文描述了用于 Zynq® UltraScale+™ MPSoC 的 Xilinx® LogiCORE™ IP H.264/H.265 视频编解码单元 (VCU) 内核。以60帧/秒的速度压缩/解压分辨率高达3840×2160 px的同步视频流。

【视频】基于所关注的区域 (ROI) 的编码演示：系统与硬件架构

judy 在 周三, 12/02/2020 - 10:58 提交

详细了解基于 Zynq UltraScale+ MPSoC 视频编解码器单元 (VCU) ROI 的编码参考设计的系统与硬件架构。 在详细了解硬件架构之前，先大概了解一下系统架构。 最后将介绍用于启动参考设计的资源。

【视频】基于所关注的区域 (ROI) 的编码演示：软件架构

judy 在 周二, 12/01/2020 - 09:47 提交

详细了解基于 Zynq UltraScale+ MPSoC 视频编解码器单元 (VCU) ROI 的编码参考设计的软件架构。 首先，我们将讨论 Xilinx 视频和连接 IP 支持堆栈， 接着，视频将描述 VCU ROI 应用程序的软件堆栈，并详细讨论 Gstreamer 流输出管道、以及 ROI GStreamer 插件和 Gstreamer 流输入管道。 最后将介绍用于启动参考设计的资源。

【视频】最大化广播带宽：基于感兴趣区域（ROI）的编码

judy 在 周一, 11/30/2020 - 09:58 提交

了解如何使用 Zynq UltraScale + MPSoC 视频编解码器单元 (VCU) 中实现的基于感兴趣区域（ROI）的编码来最大化广播带宽。 我们将从广播带宽问题的简短讨论开始， 然后展示使用 Xilinx 视频编解码器单元，将基于区域的编码作为解决方案。

【下载】H.264 / H.265视频编解码器单元产品指南

judy 在 周五, 08/16/2019 - 15:08 提交

面向 Zynq UltraScale+ MPSoC 器件的 Xilinx® LogiCORE™ IP H.264/H.265 视频编解码器单元 (VCU) 内核能够以 60Hz 的像素对分辨率高达 4k 的视频进行同步压缩和解压缩。分辨率高出 4K 时，支持较低的帧速率。