ACAP

业界首款 ACAP自适应计算加速平台

Versal™ 架构如何助力启动设计(中文字幕)

本视频介绍Versal自适应计算加速平台ACAP。介绍了Versal中的仿真和调试功能。

Versal ACAP,APU - 跟踪系统中发生 ATB 停滞可能引发处理器死锁

处理器可使用等待事件 (wait for event, WFE) 或等待中断 (wait for interrupt, WFI) 机制来进入低功耗状态。仅当嵌入式跟踪宏单元 (Embedded Trace Macrocell, ETM) 耗尽 AMBA ATB 接口上的所有跟踪字节后,处理器才能进入低功耗状态。

好消息,两大 7nm Versal 系列全面量产出货了!

赛灵思今日宣布,其 Versal AI Core 与 Versal Prime 系列器件现已全面量产并向客户出货。此外,Versal 产品组合的第三个系列 Versal Premium 也已通过赛灵思早期试用计划出货给多家一级客户。

【下载】非整数数据恢复单元应用说明(v1.0)

本文描述了Versal™ ACAP的一个非整数数据恢复单元(NIDRU)。NIDRU将较低的数据速率限制扩展到0 Mb/s,并允许SelectIO作为时钟和数据恢复单元运行。

【下载】Versal ACAP SelectIO资源架构手册

本文描述Versal™设备中可用的SelectIO™资源。

开发者分享 | Alveo加速卡上管理子系统 CMC 介绍

Alveo 加速卡除了有我们 ultrascale+系列的芯片以外,还有 TI 的 MSP432,它的作用就是监控板子的状态,比如电流电压温度等信息。主控端可以通过 FPGA,访问 MPS432,然后获取这些信息。那么怎么样简单的获得这些信息呢,为此我们准备了 CMSIP。

【下载】Versal ACAP 硬件、IP 和平台开发方法指南

赛灵思 Versal ACAP 硬件、IP 和平台开发方法论是旨在帮助精简 Versal 器件设计进程的一整套最佳实践。Versal ACAP从设计之初即采用正确方法并尽早关注设计目标(包括 IP 选择和配置、块连接、RTL、时钟、I/O 接口和 PCB 管脚分配)至关重要。

你好,新一代SmartNIC !

随着技术的发展与革新,服务器、SmartNIC与DPU之间的界限越来越模糊,但实际上,定义与用例之间几乎没有多大关系。今天,我们针对Xilinx日前推出的新一代Alveo SmartNIC产品组合,从中窥探SmartNIC的未来发展趋势:可组合性。

【用户指南】探索 Versal ACAP 设计方法论

身处智能时代,科技发展日新月异,伴随数据中心、有线网络、5G 无线和汽车等愈加丰富的场景,相应的技术与功能也正经历飞速迭代,因此,单一计算架构已难以应对海量数据处理需求,赛灵思 Versal ACAP多核异构计算平台致力于帮助所有开发者保持即时的灵活应变能力。

赛灵思“软硬兼施”,助力数据中心转型升级

国家政策导向逐步明确;5G发展进一步加速;云计算、大数据迎来又一波发展高峰.........这些因素都注定推动了数据中心产业的转型升级。对于数据中心转型,单从软件或硬件层面中的一个层面下手发力远远不够,需要企业“软硬兼施”,双管齐下,才能在数据中心转型升级的过程中,抢占先机,平顺、快速、完美的完成转型升级。