软件定义的直接射频同步采样多频段/多业务收发器
judy 在 周四, 02/16/2023 - 10:08 提交
传统的射频收发器采用的是外差式结构。发射或接收的模拟射频信号通过带有本地振荡器的混频器
业界首款 ACAP自适应计算加速平台
ACAP
如何开启Versal的XilSEM功能
judy 在 周五, 01/06/2023 - 16:40 提交
本文介绍了如何开启Versal最基本的XilSEM功能。
利用 Design Gateway 的 IP Core 加速 Xilinx VCK190 评估套件上的 AI 应用
judy 在 周五, 12/23/2022 - 16:41 提交
Xilinx 的 Versal AI Core 系列器件旨在解决有关 AI 推理的最大而独特的难题
Versal 启动文件简述
judy 在 周四, 12/22/2022 - 15:51 提交
Versal™ 是由多个高度耦合的可配置块组成的自适应计算加速平台 (ACAP)
数据中心加速芯片需求大爆发，FPGA正领跑市场
judy 在 周三, 12/14/2022 - 17:37 提交
本文我们就来具体看一下，为什么FPGA能够在数据中心加速领域领跑？具体的优势有哪些？
Teledyne e2v的8 GB DDR4存储器进入太空
judy 在 周一, 12/05/2022 - 10:36 提交
新的8 GB版本在同样小巧和管脚兼容的外形尺寸之下将存储密度提高了一倍
Versal GTY 仿真：初始化、复位和速率变更
judy 在 周五, 11/04/2022 - 11:48 提交
本篇博文侧重于提供 Versal™ GTY 仿真示例、演示 GTY 如何解复位以及如何执行速率变更。
Power Design Manager 2022.2 简介
judy 在 周五, 10/28/2022 - 15:46 提交
了解 Versal 器件功耗估计从 XPE 迁移到 PDM 的简易迁移路径，并展示了其易用性和增强型向导。
采用 Simulink 和 AMD 赛灵思的 Vivado Simulator 开展 FPGA/SoC 早期设计验证
judy 在 周五, 10/21/2022 - 09:54 提交
本研讨会将演示如何使用可编程逻辑和 AI 引擎阵列功能对设计开展早期功能验证。
AI 引擎内核编码最佳实践指南
judy 在 周二, 10/18/2022 - 17:52 提交
本文档聚焦 AI 引擎内核编程，除单内核编程外，还涵盖了多方面的内容