UltraScale+

赛灵思UltraScale+助力企业实现从物联到互联的数字化转变

作为全球唯一基于16纳米技术的成本优化型产品组合,UltraScale+ 器件采用台积电最先进的InFO(Integrated Fan Out,集成扇出)封装技术。借助InFO技术,UltraScale+ 器件能以紧凑的封装提供高计算密度、出色的性能功耗比以及可扩展性,从而应对智能边缘应用的需求。

【应用说明下载】使用加密和认证来确保UltraScale/UltraScale+ FPGA位流的安全

本文描述了使用 Vivado® 设计套件生成加密位流和加密密钥的分步过程。

【下载】采用InFO封装的新型UltraScale+器件支持紧凑型工业相机

Xilinx公司采用InFO封装的新型Zynq UltraScale+ MPSoC实现了全方位的工业性能--所有这些器件都采用了具有高计算密度的紧凑外形。

【视频】赛灵思 UltraScale+ 成本优化的产品组合

了解全新的 16nm Artix® UltraScale+™ FPGA 系列和 Zynq® UltraScale+ MPSoC ZU1 器件,以超紧凑的封装提供,可为成本敏感型的边缘和网络应用提供无与伦比的计算密度。

一图读懂赛灵思 UltraScale+ 新成员

一图读懂赛灵思全新UltraScale+成本优化型产品组合

Xilinx 以成本优化型 UltraScale+ 产品组合拓展新应用,实现超紧凑、高性能边缘计算

赛灵思今日宣布面向市场扩展其 UltraScale+ 产品组合,以支持需要超紧凑及智能边缘解决方案的新型应用。新款 Artix® 和 Zynq® UltraScale+ 器件的外形尺寸较传统芯片封装缩小了70%,能够满足工业、视觉、医疗、广播、消费、汽车和互联市场等更广泛的应用领域。

首个基于FPGA开源200Gbps数据包逆解析器的设计

P4改变了网络格局,因为它允许表达自定义数据包处理。近年来,有几篇著作将P4程序映射到FPGA。但是,这些工作大部分都集中在实现数据包解析器或match action阶段。迄今为止,尚未有报道提出关于FPGA的通用数据包逆解析的原理。推荐一篇2021年FPGA顶会会议论文,介绍基于FPGA开源200Gbps数据包逆解析器的设计与实现。

Xilinx 联手富士通助力5G在美部署

赛灵思宣布正为富士通( Fujitsu Limited ) O-RAN 5G 射频单元( O-RU )提供领先的 UltraScale+ 技术。采用赛灵思技术的富士通 O-RU 将部署在美国首个符合 O-RAN 标准的新建 5G 网络中。与此同时,富士通正对赛灵思 RFSoC 技术进行评估,以期为后续更多基站的部署进一步降低成本和功耗。

【下载】Zynq UltraScale+ 器件封装和管脚用户指南

本文介绍Zynq UltraScale+ 器件封装和管脚说明

Zynq UltraScale+ 器件 — PS DNA 没有写保护,是一个与 PL DNA 不同的值

Xilinx 用两个 96 位独特器件标识符(称为器件 DNA)为每个 Zynq UltraScale+ 器件编程。一个 DNA 值位于可编程逻辑 (PL) 中,另一个 DNA 值位于处理系统 (PS) 中。这两个 DNA 值是不同的,但每个 DNA 都有以下属性及读取访问方法。