Zynq® UltraScale+™ MPSoC（多处理器系统芯片）是赛灵思（Xilinx）推出的一款集成了处理器系统和可编程逻辑的器件。这一系列芯片采用 UltraScale+ 架构，结合 ARM 处理器和可编程逻辑，为嵌入式系统提供了灵活性和高性能。
Zynq UltraScale+ MPSoC 适用于嵌入式系统设计，特别是对于需要高度定制和硬件加速的应用。它为设计人员提供了处理器和 FPGA 的集成解决方案，以满足各种复杂系统的需求。
详细了解基于 Zynq UltraScale+ MPSoC 视频编解码器单元 (VCU) ROI 的编码参考设计的系统与硬件架构。 在详细了解硬件架构之前，先大概了解一下系统架构。 最后将介绍用于启动参考设计的资源。
详细了解基于 Zynq UltraScale+ MPSoC 视频编解码器单元 (VCU) ROI 的编码参考设计的软件架构。 首先，我们将讨论 Xilinx 视频和连接 IP 支持堆栈， 接着，视频将描述 VCU ROI 应用程序的软件堆栈，并详细讨论 Gstreamer 流输出管道、以及 ROI GStreamer 插件和 Gstreamer 流输入管道。 最后将介绍用于启动参考设计的资源。
了解如何使用 Zynq UltraScale + MPSoC 视频编解码器单元 (VCU) 中实现的基于感兴趣区域（ROI）的编码来最大化广播带宽。 我们将从广播带宽问题的简短讨论开始， 然后展示使用 Xilinx 视频编解码器单元，将基于区域的编码作为解决方案。
自动驾驶技术是汽车产业与高性能计算芯片、人工智能、物联网等新一代信息技术深度结合的产物，也是未来汽车行业发展的“大势所趋”。成立于 2018 年的宏景智驾便是这个赛道的探险者之一，其软硬一体自动驾驶计算平台是目前中国市场上少有支持高阶自动驾驶的通用型平台解决方案。
赛灵思宣布推出全功能医疗 X 射线分型深度学习模型和参考设计套件，这是赛灵思与 Spline.AI 及亚马逊网络服务（AWS）强强携手共同取得的合作成果。这种高性能模型部署在赛灵思 Zynq® UltraScale+™ MPSoC ZCU104 器件之上，并采用了赛灵思深度学习处理器单元（DPU）。该 DPU 是一种软 IP 张量加速器，它的强大功能足以支持运行各种神经网络
赛灵思 Radio over Ethernet Framer核是一整套 eCPRI 和下一代前传接口系统解决方案中不可或缺的一部分。赛灵思专为此提供了仿真工程和硬件演示。本篇博文将帮助用户初始化仿真示例、分析波形中的仿真数据并展示如何使用测试激励文件演示文件来应用用户自己的配置。
如果在 85 摄氏度以上的工作温度下运行，DRAM 需要更频繁地更新。对于 PS DDR4/DDR3，更新周期必须减半。如果不进行调整，可能会出现数据丢失／损坏的情况。
Zynq UltraScale+ MPSoC TRM 包含一个详细介绍 PS 及 PL SYSMON 时钟的部分。本答复记录详细描述了 PS 和 PL SYSMON 的时钟基础架构。
点云数据的低延迟 3D 感知对于紧凑型嵌入式系统是一个巨大的挑战。通过端到端的硬件和软件协同优化，我们能够使用 Xilinx ZU+ MPSoC 上的最新 PointPillars 模型实时运行多类 3D 检测任务。
在数字相机往智能相机演进的过程中，芯片的算力需求也在快速地增长，成像从人看得舒服演进到机器看得清和看得懂，对视觉处理平台提出了更高的要求。因此我们特邀请到赛灵思系统架构师翁羽翔和深圳欧克曼技术（OCAM）的 CEO 吴志鹏先生一起与大家阐述基于赛灵思 MPSoC 的智能相机及边缘计算平台，以及欧克曼图像处理平台及相应解决方案。