7系列FPGA

Xilinx PCIE core管脚分配错误怎么办？

judy 在 周四, 11/16/2023 - 09:28 提交

硬件在分配PCIE的管脚的时候，没有分配到xilinx推荐的对应的管脚上，如何处理呢？

AMD Cost-Optimized Portfolio 成本优化系列-- 为您的应用选择最佳器件

judy 在 周三, 11/15/2023 - 14:55 提交

在 AMD 成本优化产品系列中，有一些专门可供开发者选择的 FPGA 及异构 SoC

Xilinx（K7）和CycloneV之间的光纤通信设置

judy 在 周三, 08/16/2023 - 09:35 提交

本文分享基于Xilinx K7和C5之间的光纤通信

7 系列FPGA设计使用不同时钟缓冲器的详情

judy 在 周二, 08/01/2023 - 09:59 提交

本文介绍了面向7 系列器件系列中不同时钟缓冲器的相关文档所处的位置

利用TI公司TXS0108实现FPGA IO Bank接不同外设IO接口电压案例

judy 在 周四, 05/18/2023 - 11:09 提交

本文介绍利用TI公司TXS0108实现FPGA IO Bank接不同外设IO接口电压转换

Xilinx 7系列FPGA 高性能（HP）接口与2.5V/3.3V 外设IO接口设计考虑

judy 在 周二, 05/16/2023 - 10:16 提交

Xilinx 7系列FPGA IO Bank分为HP Bank和HR Bank，HP IO接口电压范围为1.2V~1.8V

MIPI摄像头工程=7系列FPGA + OV5640(MIPI) + 15 分钟 + VITIS

judy 在 周五, 04/21/2023 - 09:41 提交

本文介绍7系列FPGA使用电阻网络实现MIPI电平的例子

IP报文头checksum的校验

judy 在 周四, 02/23/2023 - 09:36 提交

IP报文的头部中有一个checksum字段，一般都知道这个字段的含义

MIG 7 系列 - 内部/外部 VREF 指南

judy 在 周五, 02/17/2023 - 09:41 提交

对于7 系列 MIG DDR3 设计中须使用内部 VREF 或外部 VREF 的情形，是否有指南？

Xilinx 7系列FPGA PCB设计指导（五）

judy 在 周四, 02/02/2023 - 09:26 提交

PCB设计人员可以使用本章中的分析和示例来辅助此类通道的设计