AMD Versal AI Edge 自适应计算加速平台之PL通过NoC读写DDR4 实验 (4)
judy 在 周二, 03/26/2024 - 15:21 提交
本实验通过PL端Verilog代码直接读写ddr4，主要了解NoC的配置方法
ALINX
AMD Versal AI Edge 自适应计算加速平台 PL LED 实验（3）
judy 在 周三, 03/13/2024 - 16:58 提交
在本例程中，我们要做的是LED灯控制实验，每秒钟控制开发板上的LED灯翻转一次
AMD Versal AI Edge 自适应计算加速平台之 Versal 介绍（2）
judy 在 周二, 03/12/2024 - 10:37 提交
Versal 包含了 Cortex-A72 处理器和 Cortex-R5 处理器，PL 端可编程逻辑部分
AMD Versal AI Edge 自适应计算加速平台之准备工作（1）
judy 在 周五, 03/08/2024 - 10:30 提交
每个工程下面都有一个生成vivado的脚本，用于重建vivado工程
ALINX 发布 AMD 首款 Versal AI Edge 自适应计算加速平台 SOM 及配套开发板
judy 在 周四, 03/07/2024 - 09:46 提交
Versal AI Edge VE2302器件拥有应用处理单元双核Arm Cortex-A72、实时处理单元双核Arm Cortex-R5F
ALINX 正式发布软件无线电射频行业解决方案 XILINX RFSoC 开发套件
judy 在 周三, 11/29/2023 - 09:41 提交
采用Zynq UltraScale+RFSoC Gen3系列ZU47DR FPGA芯片，集成射频直接采样数据转换器
ALINX FPGA核心板SOM助力Facebook工程师开发开源自计时设备
judy 在 周四, 08/12/2021 - 10:04 提交
大多数人可能没有意识到我们的设备在多大程度上是由时间驱动的，无论是你的手机、你的笔记本电脑还是网络服务器。在大多数情况下，设备保持准确的时间一直是一个深奥的苦差事，由有限的硬件制造商负责处理。虽然这些设备达到了它们的目的，但几位Facebook的工程师认为必须有一个更好的方法。
ALINX FPGA核心板（SOM）选型之MPSoC系列
judy 在 周四, 08/05/2021 - 09:44 提交
今天，先来推荐XILINX比较新的系列, Zynq Ultrascale+ MPSoC系列，主要针对中高端市场需求。Zynq® UltraScale+™ MPSoC 器件不仅提供 64 位处理器可扩展性，同时还将实时控制与软硬件引擎相结合，支持图形、视频、波形与数据包处理。置于包含通用实时处理器和可编程逻辑的平台上
【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十三章 BRAM实现PS与PL交互
judy 在 周五, 02/26/2021 - 09:33 提交
有时CPU需要与PL进行小批量的数据交换，可以通过BRAM模块，也就是Block RAM实现此要求。本章通过Zynq的GP Master接口读写PL端的BRAM，实现与PL的交互。在本实验中加入了自定义的FPGA程序，并利用AXI4总线进行配置，通知其何时读写BRAM。
【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十章 自定义IP实验
judy 在 周二, 02/09/2021 - 15:21 提交
Xilinx官方为大家提供了很多IP核，在Vivado的IP Catalog中可以查看这些IP核，用户在构建自己的系统中，不可能只使用Xilinx官方的免费IP核，很多时候需要创建属于自己的用户IP核