千兆以太网FPGA原型验证解决方案-基于亚科鸿禹VeriTiger®系列原型验证平台
judy 在 周三, 08/02/2023 - 14:39 提交
千兆以太网解决方案利用Xilinx提供的AXI_1G/2.5G Ethernet SubSystem IP核来实现MAC功能
FPGA原型验证
基于FPGA原型验证系统的图像处理解决方案
judy 在 周二, 02/28/2023 - 14:05 提交
视觉是人类最高级别的感知，以视频、图像等形式为信息载体可以创造出丰富多彩的应用
如何在N多选择中，为FPGA原型验证系统规划实用高效的接口？
judy 在 周一, 09/19/2022 - 10:24 提交
在较大的逻辑设计中，用于多片FPGA 切割处的互联IO之间的连接，一般通过互联电路板或特制线缆这两种形式进行互联。
亚科鸿禹发布面向硬件辅助验证的高效并行逻辑综合解决方案--hsSynth！
judy 在 周五, 08/19/2022 - 14:42 提交
hsSynth打破对大规模设计进行完整综合的执行惯性，对用户RTL级设计进行模块级拆分定义
聊聊FPGA原型验证
judy 在 周一, 06/20/2022 - 15:45 提交
做FPGA的人很多，但其中做原型验证的人可能就比较少了，我做了一年多的FPGA原型验证，今天简单聊聊自己的一点感触。
FPGA原型验证系统VS硬件仿真器
judy 在 周三, 05/25/2022 - 10:08 提交
之前我们已经对“FPGA开发板”和“原型验证系统”做了详细的对比，在下篇中，我们将继续进行 FPGA原型验证系统和Emulator硬件仿真器的比较。
合见工软发布基于VU19P FPGA器件的FPGA原型验证系统UV APS
judy 在 周一, 11/22/2021 - 09:36 提交
UV APS产品系列能够帮助客户加速验证进度、提前进行软硬件集成开发与测试，其中UVAPS-VU19P-Quad采用了4个Xilinx Virtex Ultrascale+系列的VU19P FPGA器件，支持20台设备级联。给客户带来了平均1.4x仿真速度和1.6x容量的提升
一文看懂FPGA原型验证的技术进阶之路
judy 在 周二, 03/16/2021 - 15:18 提交
目前ASIC的设计变得越来越大，越来越复杂，单片FPGA已不能满足原型验证要求，多片FPGA验证应运而生。RTL逻辑的分割、多片FPGA之间的互联拓扑结构、I/O分配、高速接口都对应用FPGA原型验证的芯片开发者提出了更高的要求也带来了前所未有的挑战。
国微思尔芯重磅发布Logic Matrix ，改写原型验证大容量高性能新标准
judy 在 周四, 12/31/2020 - 13:42 提交
此次重磅推出的Logic Matrix共有两个系列：LX1和LX2。它们是分别采用的是赛灵思UltraScale VU440 和UltraScale+ VU19P两款FPGA。两个系列在数据表现上均十分出众
用FPGA对ASIC进行原型验证的过程
judy 在 周二, 10/09/2018 - 14:21 提交
鉴于芯片设计的复杂度提升， 成功设计一个芯片所牵扯的步骤与过程也愈加复杂，所需花费的资金也成倍增加，一个典型的芯片开发项目的周期和花销如下所示