FPGA设计

Vivado布线和生成bit参数设置

judy 在 周四, 09/14/2023 - 09:29 提交

本文主要介绍Vivado布线参数设置

Vivado增量编译：加速FPGA设计实现的利器

judy 在 周二, 09/12/2023 - 10:25 提交

本文将介绍Vivado增量编译的基本概念、优点、使用方法以及注意事项

Vivado设计资源优化 ，查看各子模块资源占用的方法大全

judy 在 周一, 09/04/2023 - 09:13 提交

本文介绍Vivado中如何进行FPGA设计资源优化以及查看各子模块资源占用的方法

在Zynq平台上实现嵌入式软件和FPGA设计

judy 在 周一, 08/21/2023 - 09:59 提交

本文介绍了在AMD Xilinx Zynq平台上实现嵌入式软件和FPGA设计的集成工作流程

FPGA设计拦路虎之亚稳态度决定一切（面试必问）

judy 在 周一, 08/14/2023 - 17:19 提交

面试必问题目，先记几个结论

你的反压是怎么设计的？

judy 在 周一, 07/10/2023 - 09:34 提交

本文介绍几种常见的反压方式，并给出他们的一些优缺点

研讨会：如何利用最新Vitis HLS提高任务级并行性？

judy 在 周三, 07/05/2023 - 10:06 提交

Vitis高层次综合可通过在选定的 AMD 器件上将 C/C++ 代码综合为可编程逻辑的 RTL 代码

FPGA 设计中经常犯的 10 个错误

judy 在 周三, 05/31/2023 - 09:39 提交

本文深入探讨在FPGA 设计中要避免的 10 大错误

基于掩码的轮询调度方案以应用场景

judy 在 周一, 04/10/2023 - 10:19 提交

这里介绍一种新的公平调度方案，和前面的方案相比，最大的特点是不缓存数据

FPGA内部接口设计

judy 在 周四, 03/16/2023 - 09:22 提交

在FPGA设计中，我们通常采用的都是“自顶向下”的设计方法，即现有顶层设计，再有细节设计。