基于Xilinx跨die FPGA的逻辑设计
judy 在 周一, 08/29/2022 - 15:31 提交
大家使用xilinx的多die FPGA时，或多或少的都遇到过时序收敛问题，那么对于多die的FPGA我们应该如何做好设计了。
FPGA
工程师经验分享——FPGA如何入门
judy 在 周四, 08/25/2022 - 11:01 提交
最近看到很多人问FPGA如何入门，或者如何学习的问题，突然想起自己刚工作的时候，部门的培养还是做的很不错的
基于FPGA的硬件加速之路
judy 在 周三, 08/24/2022 - 09:45 提交
用FPGA来做硬件加速，也有十年的时间了，最近我在回顾这些年的项目经历时，突然有了一个想法
FPGA助威，AMD“大杀四方”
judy 在 周一, 08/22/2022 - 09:17 提交
自适应计算，这一创新理念可以给行业带来什么？加入AMD之后，赛灵思（Xilinx）给出了更丰富的答案。
想学习FPGA图像处理，这些原理和方法一定要知道！
judy 在 周二, 08/16/2022 - 15:26 提交
图像在采集和传输的过程中，通常会产生噪声，使图像质量降低，影响后续处理。因此须对图像进行一些图像滤波、图像增强等预处理
如何实现FPGA的可重复性设计
judy 在 周四, 08/11/2022 - 14:42 提交
满足设计中的时序要求本身可能很困难，所以生成 100% 可重复的时序设计似乎是不可能的。
让你的兼容代码不同的 FPGA
judy 在 周一, 08/08/2022 - 10:19 提交
让我们以一个简单的例子，FIR 滤波器，来看看如何写出能适配不同型号 FPGA 的代码。
FPGA中的fast corner和slow corner是什么？
judy 在 周一, 08/08/2022 - 09:47 提交
在FPGA的时序分析页面，我们经常会看到Max at Slow Process Corner和Min at Fast Process Corner，具体是什么含义呢？
Xilinx FPGA收发器参考时钟设计应用
judy 在 周五, 08/05/2022 - 08:28 提交
本文基于可编程晶振SI570，就Xilinx FPGA收发器输入参考时钟的硬件设计及FPGA软件设计给出设计案例，供大家参考
FPGA中正负数和定点小数的表示方法
judy 在 周二, 08/02/2022 - 09:25 提交
作为FPGA工程师，我们无法保证所有设计都不出现负数或者小数的情况，今天就为大家分享一下FPGA中负数与小数的表达。