HLS

在本文中，我们将重点放在如何能够在不需要特殊的库或类的情况下修改代码风格以实现C代码实现并行性。Xilinx HLS 编译器的显着特征是能够将任务级别的并行性和流水线与可寻址的存储器 PIPO或 FIFO相结合。

高层次综合（High-level Synthesis）简称 HLS，指的是使用C、C++、System C 等高层次语言描述电路设计的逻辑结构，以及编写对应的测试激励，借助高层次综合工具，配合高阶约束文件及优化指令自动转换成低抽象级语言（VHDL/Verilog）描述的电路模型的过程。

了解 Xilinx HLS 技术如何使用可移植的 C 代码提取和实现任务并行。
本视频基于 developer.xilinx.com 上推出的文章

自定义 RTL Verilog 代码可以替换 HLS 项目中的 C 函数。 然后，通过 JSON 文件并使用 ap_ctrl_chain 协议将 RTL 编织到其余 C 代码中，以管理 RTL 和 C 代码之间的数据事务。

XTP系统拥有“极速交易、极速行情、极致风控、极致体验”等核心性能及优势，赛灵思是自适应计算技术与方案的领导企业。在本届开发者大会上，中泰证券将与赛灵思公司强强联手，带您体验 FPGA 为 Fintech 应用所带来的极速体验。

FPGA在fintech领域的应用历史悠久，Virtex时代就可见高频交易的应用。FPGA由于其内部逻辑及计算单元的丰富性和灵活性，可定制低延时、高吞吐率的设计，基本上可以碾压软件实现的性能。

下面向大家介绍了使用HLS封装的缩放IP来实现视频图像缩放功能。将HLS封装的缩放IP加入到OV5640图像传输系统，验证图像放大和缩小功能。

你想加速您的系统开发流程吗？你渴望借助“硬件加速”来提升系统性能吗？你希望用 C/C++ 抽象语言来编程 SoC 吗？赛灵思 SDSoC 开发环境可以帮你实现上述所有愿望。该软件开发环境将让你可以用 C/C++ 直接开发和优化基于 Zynq SoC 和 Zynq UltraScale+ MPSoC 软硬件系统，可实现系统级的特性描述、可编程逻辑中的自动软件加速