Versal ACAP

倒计时8天:Xilinx Versal ACAP快速入门开发! 抢先报名,前50名限时免费!

自适应计算加速平台(ACAP)是一个完全软件编程的异构计算平台,它结合了标量引擎、自适应引擎、智能AI和DSP引擎,可极大地增加数据中心、无线网络、汽车驾驶辅助和有线通信应用的计算能力。

Versal ACAP VCK190基础目标参考设计

体现 Versal 器件价值主张的参考设计。平台设计包括针对不同市场的视频、机器学习和基于 100G 以太网的 IP。用户可以按原样使用这些设计,也可以根据应用需求对其进行修改。

用户指南 | Versal ACAP PCB设计

Versal™ 自适应计算加速平台 (ACAP) 将标量引擎 (Scalar Engine)、自适应引擎 (Adaptable Engine) 和智能引擎(Intelligent Engine) 与领先的存储器和交互技术有机结合,从而为任何应用提供强大的异构加速功能。Versal 架构 PCB 准则已基于前几代进行了精简,以方便 PCB 布局专业人员和硬件设计师使用。

用于 Versal ACAP 的 DPUCVDX8G (v1.0)

本文介绍 DPUCVDX8G,这是一种可配置的计算引擎,针对具有 AI 引擎的 Versal ACAP 设备中的卷积神经网络进行了优化。

Vitis AI 1.4大升级,全面支持Versal ACAP及Kria SOM平台

7月23日,Xilinx最新发布了Vitis AI 1.4版本,该版本在原有的AI加速解决方案基础上,首次增加了对Xilinx 7nm Versal ACAP两款平台VCK190,VCK5000 PCI-E卡,及16nm Kria SOM平台的支持,使得这一AI推理加速方案更加完整、灵活、强大。

Versal ACAP,Vivado 2021.1 - CIPS 3.0 变更日志和移植信息

在 Vivado 2021.1 中,Control, Interfaces and Processing System (CIPS) IP 架构已重新设计。此次升级支持将来自其它 Versal 系列的器件集成到 CIPS IP 内。

Xilinx Versal ACAP 演示板

VERSALDEMO1Z 是一个和 Xilinx 联合开发的电源参考板,它为 Xilinx Versal ACAP 平台提供完整的电源轨,ACAP 平台包括自适应引擎、人工智能引擎和标量引擎,以及外部的 DDR 存储器。这款参考板已经开放订购,它既可以作为成熟的整套参考设计,帮助客户抢占设计先机,也可以作为评估平台,快速方便地进行电源测试。

【问答】Versal ACAP PS GEM - GEM 控制器可能在大型发送卸载配置中触发错误的 Amba_Error

当在硬件配置中包含“大型发送卸载 (Large Send Offload)”并在缓冲区描述符中启用 LSO 功能时,GEM IP 可能通过中断状态寄存器的位 6(同样反映在发射状态寄存器的位 4 中)错误触发“amba error”中断事件。除了误报此错误外,并未观测到任何功能性问题,且仍可继续使用 LSO 卸载功能。

【问答】Versal ACAP,APU - 当有逐出传输事务处于暂挂状态时,外部数据嗅探可能导致数据损坏

如果 Arm Cortex-A72 处理器配置为向处于 UniqueClean (UC) 状态的缓存行发送逐出传输事务,那么 Cortex-A72 处理器可能返回陈旧数据并发出嗅探响应。

Xilinx Versal ACAP 电源和时序

Versal 自适应计算加速平台(ACAP)是 Xilinx 最新的 SoC 片上系统系列之一。它包含了标量处理引擎、适配硬件、(软件可编程和硬件可调整)智能引擎和片上网络,即一个软件可编程基础架构。这需要适应能力很强的精确时序和电源。