Vivado约束

Vivado中怎么做set_input_delay约束

guanxiao_505740 在 周五, 11/26/2021 - 11:18 提交

在STA中，要分析上游器件和FPGA之间的时序关系就得指定input delay。

如何通过 XDC 使用数据初始化 Block RAM？

judy 在 周五, 10/15/2021 - 09:28 提交

我们如何通过 XDC 使用数据初始化 Block RAM？