Vivado

在 Vivado 将程序烧写固化到 flash

通常对FPGA下载程序时,会采用JTAG口下载,完成好HDL设计,并且验证无误后,对设计文件进行综合,布局布线以及生成比特流文件

Vivado DDR4仿真

首先新建ddr的IP,具体每个参数的含义,可以参考之前写的《Virtex7 Microblaze下DDR3测试再右键》,打开IP的Example Design

Vivado的DFX(Dynamic Function eXchange)功能

DFX功能实际上就是部分可重配置功能,开启可重配置功能时,FPGA内部的逻辑可以分割为两种不同类型

(更新)什么样的电脑配置跑Vivado FPGA综合最快?

12代酷睿CPU在win10、11下一些问题经过的解决方法(经过实践的)

Xilinx ILA调试——Xilinx 硬件调试ILA

FPGA综合出来的电路都在芯片内部,基本上是没法用示波器或者逻辑分析仪器去测量信号的,所以xilinx等厂家就发明了内置的逻辑分析仪

Xilinx Vivado自带编辑器文字部分出现乱码解决办法

在进行FPGA开发时,常用的代码编辑器比如Sublime,但是最近发现再Sublime中编辑的代码文字部分

Vivado 打印

之前通过发布的文章是真实的(文章是描述的)命令命令在上面的实际情况下使用的。在实现的每个子结束后打印至指定日志文件

TCL脚本跑Vivado实现

在有些情况下,开发人员只有综合后的DCP文件和对应的约束XDC及各个IP,并没有综合之前的code,这种情况下vivado可以通过tcl脚本跑完实现并得到bit。

TCL脚本控制VIVADO-VIO调试核

在用vivado开发过程中,经常vio调试核,如果要vio输出信号较多,并且信号触发顺序需要控制时,每次通过手动输入就有些麻烦

如何使用 Vivado 硬件管理器对闪存进行编程

我们将介绍使用 Vivado 硬件管理器对开发板闪存进行编程的步骤。