Vivado

【ZYNQ Ultrascale+ MPSOC FPGA教程】第六章 FPGA片内RAM读写测试实验

RAM是FPGA中常用的基础模块,可广泛用于缓存数据的情况,同样它也是ROM,FIFO的基础。本实验将为大家介绍如何使用FPGA内部的RAM以及程序对该RAM的数据读写操作。

Vivado 开发教程(三) 在SDK中创建应用工程

本文介绍如何导出硬件平台, 并启动SDK开发应用程序及板级支持包(BSP)。

Vivado 开发教程(二) 使用IP集成器

本文介绍如何在 vivado 开发教程(一) 创建新工程 的基础上, 使用IP集成器, 创建块设计。

Vivado 开发教程(一) 创建新硬件工程

本文主要介绍如何使用Vivado 开发套件创建硬件工程。

【Vivado那些事】Vivado下头文件使用注意事项

并不局限于Vivado一种EDA。头文件主要使用“文件包括”处理,所谓"文件包含"处理是一个源文件可以将另外一个源文件的全部内容包含进来,即将另外的文件包含到本文件之中。Verilog语言提供了`include命令用来实现"文件包含"的操作。

Vivado:查看各模块资源占用情况方法

在vivado中 ,如何查看各个模块的资源占用情况呢?方法如下:

【下载】Vivado设计套件用户指南:编程和调试

Vivado设计套件用户指南:编程和调试

【Vivado那些事】Vivado下怎么查看各子模块的资源占用?

完成Implementation后,在Vivado IDE左侧的Flow Navigator点击Open Implemented Design,然后点击report_utilization。

Vivado中xilinx_courdic IP核(求exp指数函数)使用

由于Verilog/Vhdl没有计算exp指数函数的库函数,所以在开发过程中可利用cordic IP核做exp函数即e^x值;但前提要保证输入范围在(-pi/4—pi/4)。在cordic核中e^x = sinh + cosh所以在配置cordic时点选sinh and cosh即可 如下图

Vivado中xilinx_BRAM IP核使用

Vivado2017.2 中BRAM版本为 Block Memory Generator Specific Features 8.3。BRAM IP核包括有5种类型:Single-port RAM 单端口RAM,Simple Dual-port RAM 简单双端口RAM(A写数据B读数据)