Vivado约束添加方法:一文全面解析IO和时序约束
judy 在 周五, 09/01/2023 - 09:07 提交本文将介绍vivado中常见的设置约束方法
本文将介绍vivado中常见的设置约束方法
我们一起学习一下RTC的驱动
EEPROM是一种特殊形式的闪存,其应用通常是个人电脑中的电压来擦写和重编程
如果case和if-else都是使用一个查找表实现的,那他们的延迟有区别吗?
在FPGA处理完数字信号之后,我们有些情况下是需要将数字信号转变为模拟信号再输出的
编写 HDL 通常是 FPGA 开发中耗时最少的部分,最具挑战性和最耗时的部分可能是验证
选择创建Block Design并命名,点击Add IP,并选择ZYNQ7
在生活中,数模转换的例子到处可见。但是在我们做FPGA设计时
UART即通用异步收发器,是一种通用串行数据总线,用于异步通信
模块复用是逻辑设计人员必须掌握的一个基本功,通过将成熟模块打包成IP核