管脚分配

Xilinx PCIE core管脚分配错误怎么办?

硬件在分配PCIE的管脚的时候,没有分配到xilinx推荐的对应的管脚上,如何处理呢?