下载中心

Xilinx 运行时 (XRT) 发行说明 (v2021.1)

发表于:10/15/2021 , 关键词: UG1451, XRT
本文描述 Xilinx® Runtime (XRT) 的发布。

Versal ACAP 系统集成和确认方法指南

发表于:10/09/2021 , 关键词: Versal ACAP, 自适应计算, 用户指南, UG1388
赛灵思 Versal™ 自适应计算加速平台 (ACAP) 设计方法论是旨在帮助精简 Versal 器件设计进程的一整套最佳实践。鉴于这些设计的规模与复杂性,因此必须通过执行特定步骤与设计任务才能确保设计每个阶段都能成功完成。本指南将分为以下五大章节,遵循指南里的步骤和最佳实践进行操作,将有助于您以尽可能最快且最高效的方式实现期望设计目标。

借助 Kria SOM 实现嵌入式设计简化 (v1.0)

发表于:09/28/2021 , 关键词: WP528, KRIA
赛灵思 Kria SOM 采用基于加速应用的独特方法,为基于软件的设计提供了全新范例,同时还能助力工业、视觉、医疗与科学市场的应用保持系统级灵活性和 FPGA 性能优势。

Kria 机器人堆栈 (v1.0)

发表于:09/23/2021 , 关键词: KRIA, 机器人, WP540
Kria™ 机器人堆栈 (KRS) 是一组集成的机器人库和实用程序,它们使用硬件来加速工业级机器人解决方案的开发、维护和商业化。它采用 ROS 2 作为软件开发工具包 (SDK),并提出了一种以 ROS 2 为中心的开发方法,涵盖从计算图的创建到 Xilinx App Store 中的 ROS 2 覆盖工作区的商业化。

Vitis Model Composer 教程 (v2021.1)

发表于:09/18/2021 , 关键词: UG1498, Vitis
本文描述了在Vivado IDE环境中使用MATLAB和Simulink的DSP附加组件。

Vivado Design Suite用户指南:实现 (v2021.1)

发表于:09/14/2021 , 关键词: UG904, Vivado
本文记录了Vivado®使用设计运行策略和单个实现命令进行放置和路由的实现功能。详细介绍了用于快速修改现有设计的增量编译流程,以及对信号路由路径进行精确控制的手动路由方法。

Versal ACAP VCK190基础目标参考设计

发表于:09/09/2021 , 关键词: VCK190, Versal ACAP
体现 Versal 器件价值主张的参考设计。平台设计包括针对不同市场的视频、机器学习和基于 100G 以太网的 IP。用户可以按原样使用这些设计,也可以根据应用需求对其进行修改。

用户指南 | Versal ACAP PCB设计

发表于:09/08/2021 , 关键词: Versal ACAP, PCB设计
Versal™ 自适应计算加速平台 (ACAP) 将标量引擎 (Scalar Engine)、自适应引擎 (Adaptable Engine) 和智能引擎(Intelligent Engine) 与领先的存储器和交互技术有机结合,从而为任何应用提供强大的异构加速功能。Versal 架构 PCB 准则已基于前几代进行了精简,以方便 PCB 布局专业人员和硬件设计师使用。

电子书申请:数据中心的 AI

发表于:09/07/2021 , 关键词: 电子书, 数据中心, AI
数据中心越来越多地采用人工智能来管理从设备监控到服务器优化的各种任务。基于 FPGA 的自适应计算处于数据中心的核心位置,在许多情况下,是运行复杂 AI 工作负载的最高效、最具成本效益的解决方案。阅读电子书,了解自适应计算如何助力加速。

Xilinx FPGA和SoC的超高速设计方法指南 (v2021.1)

发表于:09/07/2021 , 关键词: UG949, Vivado-Design-Suite
本文描述了推荐的设计方法,以实现对Xilinx® FPGA器件资源的有效利用,并在Vivado® Design Suite中更快地实现设计和时序收敛。提供了推荐方法背后的原因,以支持和实现明智的设计决策。

在 FPGA 上部署 5G NR 无线通信:一套完整的 MATLAB 与 Simulink 工作流程

发表于:09/03/2021 , 关键词: Matlab, 5G, Simulink, 每日头条, 无线通信
设计创新型无线通信设备需要跨多个学科密切合作。将算法模型部署到 FPGA 硬件可以快速完成原型设计及无线测试,直接从系统级算法自动生成 HDL 代码则可以消除耗时较长的实现和验证步骤。本白皮书通过一个 5G NR 小区搜索设计来说明该过程,介绍将 MATLAB® 算法和 Simulink® 模型直接转换为适用于 FPGA 的 HDL 的工作流。

Versal™ 平台的系统级优势

发表于:08/31/2021 , 关键词: WP539, Versal-ACAP
了解Versal™ ACAP的系统级优势以及与基于可编程逻辑的竞争器件的比较性能。

机器人中的自适应计算 (v1.0)

发表于:08/30/2021 , 关键词: WP537, 自适应计算, 软件定义
利用ROS 2来实现FPGA的软件定义硬件。

用于卷积神经网络的 DPUCAHX8H (v1.0)

发表于:08/26/2021 , 关键词: PG367, 卷积神经网络, DPUCAHX8H
本文描述 DPUCAHX8H,这是一种用于具有 HBM 的 Alveo 卡的高吞吐量 CNN 推理 IP。DPUCAHX8H 针对小图像尺寸网络进行了优化。

抽象外壳:提高动态功能交换开发效率

发表于:08/25/2021 , 关键词: 动态功能交换, 抽象外壳
动态功能交换 (DFX) 在赛灵思芯片内赋能实现了巨大的灵活性,使用户能够按需加载应用,更新已经部署的系统并降低功耗。平台设计方便团队之间的协作,让一个团队专注于基础设施,另一个团队专注于硬件加速。然而,由于 DFX 有基础性的流要求,使得 Vivado 设计套件编译时间拖 长并给多用户环境造成挑战。