下载中心

【用户指南】 Vitis AI:加速AI潜能的创新性探索

发表于:04/28/2021 , 关键词: Vitis-AI, AI, 每日头条
随着第三次人工智能浪潮的到来,AI正以前所未有的速度覆盖生产和管理等领域,市场对AI推断的效率与易用性都提出了更高的要求。赛灵思通过 Vitis AI和自适应计算加速平台充分发掘AI 加速潜能并将底层 FPGA 和 ACAP 的繁复细节抽象化,帮助缺乏专业知识的用户轻松开发深度学习推断应用,再度刷新AI推断的高效性和易用性。

【下载】非整数数据恢复单元应用说明(v1.0)

发表于:04/27/2021 , 关键词: XAPP1362, NIDRU
本文描述了Versal™ ACAP的一个非整数数据恢复单元(NIDRU)。NIDRU将较低的数据速率限制扩展到0 Mb/s,并允许SelectIO作为时钟和数据恢复单元运行。

贸泽携手Xilinx推出全新的可编程单芯片自适应无线电平台电子书

发表于:04/26/2021 , 关键词: 无线电, ZCU111, ZCU28DR, 每日头条
本电子书重点介绍了Xilinx Zync® UltraScale+™ RFSoC,一个可扩展至完全支持6GHz以下频段的单芯片自适应无线电平台。此高性能RFSoC支持雷达、5G和卫星通信等RF无线解决方案所需的低功耗、高性能等特性。Zynq UltraScale+ RFSoC ZCU111评估套件旨在评估UltraScale+ ZCU28DR器件,并提供全面的射频模数信号链原型平台。

【Vivado Design Suite 用户指南】:设计分析与收敛技巧

发表于:04/25/2021 , 关键词: 时序约束, UG906
本文详细介绍Vivado工具对FPGA设计进行逻辑和时序分析的特点,以及工具生成的报告和信息。讨论实现时序收敛的方法,包括审查时钟树和时序约束,设计底层规划,以及平衡运行时间和结果。

【Vivado Design Suite用户指南】:逻辑仿真(v2020.2)

发表于:04/22/2021 , 关键词: UG900, 逻辑仿真
本文描述了Vivado仿真器作为独立工具和Vivado设计套件的一部分的使用,以及使用波形查看器来分析和调试设计。记录RTL设计的行为仿真,以及综合和实现设计的功能和时序仿真。

【Vivado Design Suite用户指南】:综合(v2020.2)

发表于:04/19/2021 , 关键词: 综合, UG901
本文详细介绍了使用Vivado®合成将RTL设计转化为门级网表,以便在Xilinx FPGA中使用SystemVerilog、Verilog和VHDL实现。描述了Vivado综合在项目和非项目模式中的使用,采用多种综合策略和设计约束。

【Vivado Design Suite用户指南】:系统级设计条目(v2020.2)

发表于:04/15/2021 , 关键词: UG895, Vivado
本文描述了Vivado®工具中的系统级设计输入,包括创建项目、添加源文件和IP模块、阐述RTL设计以及使用调试探针。讨论不同的设计类型,如RTL和基于网表的项目,以及管理这些项目中的源文件。

【Vivado Design Suite用户指南】:设计流程概述(v2020.2)

发表于:04/13/2021 , 关键词: UG892
本文描述了 Vivado® Design Suite 中 Xilinx® FPGA 设计和验证的推荐使用模式。概述了自动管理设计过程的 "项目模式 "和基于脚本的编译方法 "非项目模式",其中,您可以管理源和设计过程。

【Vivado Design Suite用户指南】:使用约束(v2020.2)

发表于:04/12/2021 , 关键词: UG903, XDC, 约束
本文描述在Vivado®工具中使用Xilinx®设计约束(XDC)。XDC结合了行业标准的Synopsys设计约束(SDC)和Xilinx专有约束。创建XDC来定义时钟,I / O延迟和时序异常(如错误和多周期路径以及最小/最大延迟)的详细信息。

【Vivado Design Suite用户指南】:使用Vivado IDE(v2020.2)

发表于:04/09/2021 , 关键词: IDE, 时序优化, 用户指南, UG893
本文介绍 Vivado® 集成设计环境 (IDE),它提供了直观的图形用户界面 (GUI),用于可视化和与 FPGA 设计交互。描述了Vivado IDE如何帮助您配置工具选项、分析和完善时序,以及设计平面图以改进结果。

【Vivado Design Suite用户指南】:使用Tcl脚本(v2020.2)

发表于:04/08/2021 , 关键词: Tcl脚本, UG894
本文详细介绍Vivado工具中Tcl脚本的使用,查询和修改自定义流程的内存设计。讨论如何使用Tcl过程来定义和共享自定义命令。提供了遍历设计层次结构、访问设计对象和处理自定义报告的步骤。

白皮书 | 实现紧凑型工业摄像头的秘诀,就在这里!

发表于:04/07/2021 , 关键词: 工业摄像头, WP527, 每日头条
在赛灵思推出的 Zynq UltraScale+ MPSoC白皮书中,详细解读了基于 InFO 封装的全新 Zynq UltraScale+ MPSoC 如何实现紧凑型工业摄像头,并全面展现了其所具备的优秀的性能、功耗比等优势。

【下载】使用加密技术确保7系列FPGA位流的安全应用说明(v1.2)

发表于:04/02/2021 , 关键词: 7系列FPGA, XAPP1239
本文描述了使用 Vivado工具为 7 系列 FPGA 生成和编程加密位流和加密密钥的过程。

【下载】使用 UltraScale和UltraScale+FPGA开发防篡改设计

发表于:03/31/2021 , 关键词: XAPP1098, UltraScale, UltraScale+FPGA
本应用笔记提供了防篡改(AT)指南和实际案例,以帮助保护UltraScale™和UltraScale+™ FPGA启用的系统中可能存在的IP和敏感数据。

【下载】下一代安全设备中可编程性的重要性

发表于:03/26/2021 , 关键词: 可编程, WP526
Xilinx自适应器件的灵活性和可配置性与IP和工具产品相结合,可显著提高安全处理性能。