基于Xilinx的时序分析与约束(6)----如何读懂vivado下的时序报告?
judy 在 周一, 01/09/2023 - 10:54 提交
今天就通过一个简单的工程来看下如何在vivado软件中查看时序报告
今天就通过一个简单的工程来看下如何在vivado软件中查看时序报告
在设计过程中,各个阶段的生成的文件都是.dcp,Vivado使用的是通用的模型贯穿在设计。
本文介绍RTL分析、综合、实现的具体含义和区别
为什么要修改IP核内的源码,说如何之前,先说为什么。
最近刚好新项目外场联调需要配置新电脑,因此正好可以用上intel的十三香了
Vitis是Xilinx SDK的继承开发工具,从Vivado 2019.2版本开始启用
之前安装的Vivado 2018.3,最近装了Vivado 2020.2,然后就没法双击打开xpr工程文件了
本指南涵盖了以下设计流程:硬件、IP和平台开发。
跨时钟域设计(CDC)是个老生常谈的问题,各种笔面试都很喜欢考。其场景很多很杂
最近遇到了一个vivado的报错,也算是一个比较低级的错误了,但是有值得思考的地方,这里分享下。