Xilinx 7系列FPGA DDR控制器——mig使用总结（管脚分配）
judy 在 周一, 03/18/2024 - 09:26 提交
在一个需要使用DDR的FPGA项目开始的时候，都会遇到DDR的管脚分配
DDR控制器
Xilinx 7系列FPGA DDR控制器——mig使用总结（IP生成）
judy 在 周一, 03/11/2024 - 10:07 提交
Xilinx的DDR控制器——mig core在FPGA的设计中还是一个比较大的话题
如何调试 Zynq UltraScale+ MPSoC VCU DDR 控制器？
judy 在 周一, 12/28/2020 - 09:50 提交
Zynq UltraScale+ MPSoC VCU DDR 控制器是一款专用 DDR 控制器，只支持在 Zynq UltraScale+ MPSoC EV 部件上与 Zynq UltraScale+ MPSoC VCU（H.264/H.265 视频编解码器）连用。
因此，调试将不同于 MIG 等传统 Xilinx DDR 控制器。
如何调试 Zynq UltraScale+ MPSoC VCU DDR 控制器？
judy 在 周五, 12/04/2020 - 17:38 提交
Zynq UltraScale+ MPSoC VCU DDR 控制器是一款专用 DDR 控制器，只支持在 Zynq UltraScale+ MPSoC EV 部件上与 Zynq UltraScale+ MPSoC VCU（H.264/H.265 视频编解码器）连用。因此，调试将不同于 MIG 等传统 Xilinx DDR 控制器。