FPGA设计千兆以太网MAC（3）——数据缓存及位宽转换模块设计与验证
judy 在 周五, 11/02/2018 - 10:08 提交
本文设计思想采用明德扬至简设计法。上一篇博文中定制了自定义MAC IP的结构，在用户侧需要位宽转换及数据缓存。本文以TX方向为例，设计并验证发送缓存模块。这里定义该模块可缓存4个最大长度数据包，用户根据需求改动即可。
千兆以太网MAC
FPGA设计千兆以太网MAC（2）——以太网协议及设计规划
judy 在 周三, 10/31/2018 - 09:11 提交
上篇该系列博文中通过MDIO接口实现了PHY芯片的状态检测，验证其已处于1000M 全双工工作模式。在设计MAC逻辑之前，要先清楚MAC与PHY之间的接口以及以太网协议细节，这样才能保证网络的兼容性。本文内容多来自Xilinx官方文档pg051 tri-mode-eth-mac.
1.GMII接口
FPGA设计千兆以太网MAC（1）——通过MDIO接口配置与检测PHY芯片
judy 在 周五, 10/26/2018 - 09:28 提交
作者：没落骑士
一、前言