来源：内容由半导体行业观察（ID：icbank）编译自electronicdesign，谢谢。
在过去的几十年里，大多数半导体的进步、功能和创新都发生在前端。这一技术进步伴随着日益复杂的设计和更小的几何形状，目前在 3 纳米工艺节点达到顶峰。但最近，实现摩尔定律变得更具挑战性和成本，目前构建 5 纳米芯片的成本比构建 10 纳米和 7 纳米芯片的成本加起来还要高。
随着每个新节点的扩展带来的好处不断减少，芯片制造商正在回归近十年前的概念：他们不是在单块硅上制造芯片，而是组合单个功能芯片，也称为“小芯片”，”这可能是实现摩尔定律和大规模先进制造的下一个前沿。
Chiplet 设计中涉及的顶级架构
如前所述，在单片硅上制造芯片（通常称为片上系统或 SoC）导致成本飙升。以极低的成本实现相同水平的性能的一种途径是将具有不同功能的芯片组组合起来。编译chiplet的主流架构设计有3种：
扇出：扇出利用dice和重新分布层来组合不同的小芯片。扇出不像其他架构系统那样快速或节能，但它更容易测试，因此上市时间更快。
2.5D：2.5D 封装方法使用中介层进行堆叠式小芯片间通信，从而实现更高的通信速率。它可以与堆叠内存模块配对以创建高性能模块。然而，与其他方法相比，支持 2.5D 架构的中介层价格昂贵。
3D：3D 与采用芯片堆叠的 2.5D 的总体思路相同，但它涉及使用硅通孔 (TSV) 在逻辑小芯片上堆叠逻辑，以产生最高性能的芯片设计。
为什么各大公司都押注于 Chiplet
AMD或英特尔等公司设计自己的小芯片和互连已经有一段时间了，尽管主要是通过专有组件和设计。现在，由于过渡到新节点所带来的功耗和性能优势不断减弱，以及扩展的复杂性和成本不断增加，NVIDIA 等其他半导体公司也在探索小芯片。
寻求加强国内制造业的国家也没有忽视这种转变。美国《芯片与科学法案》去年批准了 25 亿美元用于先进封装研发项目，而中国则为类似投资提供税收减免和激励措施。
事实上，随着要求变得越来越复杂，先进封装似乎是一种经济有效的方式来组合芯片，同时减少 RC 延迟。Chiplet 还使得更快速地开发可定制的复杂系统变得更加容易，同时能够从多个供应商采购芯片，从而降低进入壁垒并降低供应中断的风险。
此外，小芯片可以帮助业界更好地解决先进架构中持续存在的散热问题。相对于传统 SoC，这反过来又会提高可靠性。
Chiplet 仍面临挑战
如前所述，小芯片的概念并不新鲜，但将其应用于现代芯片比过去的多芯片模块要复杂得多。这就是代工厂和集成器件制造商正在构建自己的生态系统的原因之一。
然而，创建一个商业小芯片市场将会困难得多，在这个市场中，来自多个供应商的小芯片是根据商定的标准开发的，以便它们彼此兼容并真正即插即用。这项工作需要整个行业的合作，可能需要十年的时间才能实现全行业的突破。最近，大型半导体厂商组建了一个名为通用 Chiplet Interconnect Express (UCIe) 的联盟，该联盟可以作为多供应商未来状态的基础。
为了实现小芯片作为半导体创新下一个前沿领域的潜力，采购、制造和封装必须以标准化、可重复和可扩展的方式进行。
Chiplet：开辟通向智能世界的道路
在制造先进节点和实现摩尔定律变得越来越复杂且成本高昂的时代，小芯片似乎成为获得设计灵活性、减少开发时间和成本以及降低功耗的可行方法。但这样做需要协调一致的努力，包括重新构想半导体生态系统的需求，以实现全行业的互操作性和集成。
Chiplet 具备实现芯片性能进一步进步的所有要素。主要行业参与者的投资、政府激励计划（例如，CHIPS 法案、欧盟 CHIPS 法案等）以及生态系统合作伙伴关系都可以共同使小芯片成为获得整个行业支持的方法。其意义是巨大的：Chiplet 必将解决长期存在的行业挑战，例如成本增加和供应中断，从而使设备比以往更加智能。
原文链接：https://www.electronicdesign.com/technologies/eda/video/21279211/accentu...
