Vitis

Vitis 软件开发平台可实现在异构硬件平台上开发加速应用,包括 Xilinx Versal ACAP 等。它可为加速主机、嵌入式应用和混合(主机 + 嵌入式)应用提供统一编程模型。

Vitis AI 1.4:更强大、更易用、更多可能性

赛灵思 Vitis AI 是一款功能强大的机器学习开发平台,用于在赛灵思自适应计算平台上实现 AI 推断加速。最新发布的 Vitis AI 1.4 版本为用户提供了完整的解决方案堆栈,首次实现了对最新 7nm Versal ACAP 平台和16nm Kria™ SOM的支持。

Vitis AI 1.4大升级,全面支持Versal ACAP及Kria SOM平台

7月23日,Xilinx最新发布了Vitis AI 1.4版本,该版本在原有的AI加速解决方案基础上,首次增加了对Xilinx 7nm Versal ACAP两款平台VCK190,VCK5000 PCI-E卡,及16nm Kria SOM平台的支持,使得这一AI推理加速方案更加完整、灵活、强大。

Vitis AI 库概述

本视频描述了 Vitis AI 安装说明、如何设置环境、以及如何安装 Vitis AI 目标板的依赖项。

开发者分享 | 如何在Vitis中把设置信息传递到底层的Vivado (上)

在Vitis完成这个过程的底层,实际调用的是Vivado。Vitis会指定默认的Vivado策略来执行综合和实现的步骤。当默认的Vivado策略无法达到预期的时序要求时,我们需要在Vivado中分析时序问题的原因, 并根据时序失败的原因调整Vivado各个步骤的选项。有时我们也需要调整Vivado各个步骤的选项做不同方向的优化。

2021 Vitis 开发者系列公开课开放报名

8月3日-12日,赛灵思软件与 AI 专家团特举办四期系列线上公开课,深入探讨如何在调整部署平台架构,满足应用不断增长的挑战与其独特需求的同时,一如既往地使用 TensorFlow 和 Caffe 等高层次框架,采用 C、C++ 和 Python 等熟悉的编程语言进行开发。

Vitis 2021.1 现已推出!

Vitis统一软件平台是赛灵思最新统一软件平台,支持包括软件工程师和人工智能科学家在内的广泛开发人员,无需用户深入掌握硬件专业知识,就可以从硬件的灵活性与高性能中受益。同时,支持开发者基于赛灵思所有芯片(包括 FPGA、SoC 和 Versal ACAP)的嵌入式软件和加速应用开发。

开发者分享 | 如何在Vitis加速设计中为Kernel创建面积约束

Alveo系列开发板上的平台其实是一个DFX设计的静态部分,在Vitis 统一软件平台中使用Alveo系列开发板设计加速Kernel, 最终这些Kernel的逻辑会在分布在DFX设计的动态区域。本篇将介绍如何为Kernel的逻辑做floorplan(画Pblock),人为控制Kernel逻辑的布局。

【视频】优化阵列,实现高性能

本视频说明了如何消除由 C 设计中的阵列引起的瓶颈。

开发者分享 | 如何确定一个硬件加速应用

在开发一个加速程序的之前,有一个很重要的步骤:正确设计程序架构。开发人员需要明确软件应用程序中哪一部分是需要硬件加速的,并且它多少的并行量,以保证硬件加速器件(FPGA)能完美发挥其作用。本文将分为5个步骤来介绍

开发者分享 | PetaLinux 镜像调试系列-在 Vitis 中调试 ARM 可信固件和 U-boot

在本篇博文中,我们将探讨如何在 Vitis 中调试 Zynq UltraScale 器件启动镜像。这些启动镜像包括 ARM 可信固件 (ATF) 和 U-boot。