【视频】HLS 流水线实现高性能
judy 在 周五, 04/26/2019 - 10:24 提交
描述了用于提高设计吞吐量的 HLS PIPELINE 指令
HLS
【视频】HLS 端口级 I/O 协议：AXI4 接口
judy 在 周五, 04/12/2019 - 10:04 提交
介绍 Vivado® HLS 工具从 C 语言设计中抽象出来的端口级 AXI 接口协议。
【视频】HLS：优化阵列以提升性能
judy 在 周三, 04/10/2019 - 09:30 提交
了解由阵列引起的性能限制，并学习一些优化技术来处理阵列以提升性能
HLS高阶综合：朋友还是敌人？
judy 在 周四, 04/04/2019 - 09:30 提交
HLS高阶综合(high level synthesis)在被广泛使用之前，作为商业技术其实已经存在了20多年。设计团队对于这项技术可以说呈现出两极化的态度：要么坚信它是先进技术之翘楚，要么对其持谨慎怀疑态度。高级语言IP的优势是显而易见的，例如易维护性、在设计周期早期进行重大变更的能力、以及大大节省产品上市时间等方面的优势都很明显
ZynqNet解析（八）对IPcore的HLS
judy 在 周四, 03/28/2019 - 10:00 提交
背景：zynqNet运用HLS来实现相应的IPcore。相关HLS过程的信息会打印到console之中。目的：读懂HLS对IPcore代码的HLS过程，具体硬件如何实现。将报告信息存下来用于参考。
FPGA实践教程（一）用HLS将c程序生成IPcore
judy 在 周三, 02/20/2019 - 15:05 提交
本文档重点探讨vivado HLS软件的使用，描述如何将相应的c程序用HLS转换为硬件可以实现的IPcore。
Vivado 调用HLS生成的IP核【转】
匿名 在 周三, 02/13/2019 - 11:29 提交
在HLS中使用帧间差分法生成了IP核，这里讲述如何在vivado中调用IP core
利用工具设置来优化 FPGA HLS 设计
judy 在 周四, 12/13/2018 - 17:26 提交
用软件从 C 转化来的 RTL 代码其实并不好理解。今天我们就来谈谈，如何在不改变 RTL 代码的情况下，提升设计性能。本项目所需应用与工具：赛灵思HLS、Plunify Cloud 以及 InTime。
SDSoC和SDAccel和SDNet和HLS工具介绍
judy 在 周四, 07/26/2018 - 17:17 提交
SDSoC、SDAccel、SDNet和HLS工具傻傻分不清楚