Zynq MPSoC

Xilinx VCU低延时方案和使用PS DP Live video接口来实现PS和PL的视频数据交换达到节约PL逻辑资源的目的

部分 ZynqUltraScale+MPSoC的可编程逻辑(PL)中包含最新的视频编码器/解码器。这种新型硬化编解码器能够访问来自PL 或PS的视频和音频流,以提供和/或存取达到软件算法50倍的压缩视频信息,从而节省宝贵的系统存储空间

【工程师分享】强制开放MPSoC的PS-PL接口

MPSoC含有PS、PL;在PS和PL之间有大量接口和信号线,比如AXI、时钟、GPIO等。缺省情况下,PS和PL之间有接口和信号线被关闭。加载bit后,软件才会打开PS和PL之间的接口和信号线。比如在文件xfsbl_partition_load.c中,FSBL加载FPGA的bit后会执行下列操作,打开PS和PL之间的接口和信号线

赛灵思 XA Zynq® UltraScale+™ MPSoC 平台助力宏景智驾开发 L1-L4 全栈式自动驾驶解决方案

赛灵思车规级 XA Zynq®UltraScale+™ MPSoC 平台提供了特有的自适应能力及高性能计算能力,完美契合宏景智驾 ADCU产品需求,促成了其名为“双子星 (Gemini)”的软硬一体化自动驾驶计算平台 ADCU 的成功推出。

AnDAPT 推出六种电源方案

AnDAPT近日推出六种新型PMIC解决方案,以便能够为Xilinx ZU+ MPSoC FPGA系列和Xilinx定义用例的多个电源轨供电。AnDAPT与Xilinx开展密切合作,提供可加速各种工业及计算应用(包括工业(电机控制、可编程逻辑控制、物联网(IoT))、医疗、网络和数据中心设备。)电源研发周期的设计。

【工程师分享】扩展MPSoC中断

MPSoC是带ARM处理器和FPGA(PL)的SoC,包含4核A53及其常用外部模块(PS)。A53(PS)使用Arm GIC-400,属于GICv2架构。如果想了解GIC-400的具体细节,请参考文档APU GIC: CoreLink GIC-400 Generic Interrupt Controller, DDI 0471B, r0p1。

使用视觉 AI 入门套件实现 AI Box 加速应用

本演示概述了智能相机应用,并指导用户如何设置环境、运行加速应用以及从应用自定义 AI 模型以及生成基准测试数据。

面向 Zynq UltraScale+ MPSoC/RFSoC 的设计咨询 - PS LPDDR4 DRAM 器件需启用 WDQS 控制信号

JEDEC LPDDR4 规范 JESD209-4B 的最新发布版本引入了在每次写操作突发前后都将 DQS_c 驱动至高位并保持一段时间的要求(4.13 写操作和屏蔽写操作 DQS 控制信号(WDQS 控制信号)

使用视觉 AI 入门套件实现智能相机加速应用

本演示概述了智能相机应用,并指导用户如何设置环境、运行加速应用以及从应用自定义 AI 模型以及生成基准测试数据。

5G 颠覆通信供应链,竞争形态多样且复杂

FPGA、SoC 及️自适应计算加速平台 (ACAP) 的发明者赛灵思指出:5G 对市场来说是颠覆性的,它催生了新型运营商和供应商且改变了运营商和代工厂 (OEM) 之间的合作方式,例如,O-RAN (开放式无线电接取网络) 和电信基础架构计划 (Telecom Infra Project, TIP) 正在打破现有的商业模式,孕育出规模更小、更多样化的提供商

开源方案|PYNQ框架让端云结合预测性维护部署更便捷

在工业现场的设备运维管理,从第一代人工观测,到第二代的定期仪器检测,再到第三代的实时状态检测,直至现在过度到了利用云计算,大数据,人工智能技术主动的预测设备运营状态,根据各传感器信息和设备运行数据提前预测设备的更新和维护。