Xilinx selectIO 资源的使用——input方向
judy 在 周三, 10/19/2022 - 09:32 提交
将管脚输入的第一个触发器使用ILOGIC来实现有助于每次编译过程中时序的确定性。
SelectIO
Xilinx 7系列SelectIO结构之IO标准和端接匹配（二）
judy 在 周二, 10/18/2022 - 17:37 提交
本文继续介绍Xilinx 7系列FPGA SelcetIO电平标准及相关端接匹配电路。
Xilinx 7系列SelectIO结构之DCI（动态可控阻抗）技术（二）
judy 在 周四, 09/29/2022 - 16:54 提交
本文我们重点介绍一下内容：7系列FPGA DCI使用规则，DCI在HSTL和SSTL I/O标准中的使用举例
Xilinx 7系列SelectIO结构之DCI（动态可控阻抗）技术（一）
judy 在 周五, 09/23/2022 - 15:08 提交
PC电路板必须恰当的端接避免反射和振铃。本节我们介绍Xilinx器件DCI技术
Xilinx 7系列SelectIO结构之IO属性和约束
judy 在 周三, 07/27/2022 - 15:49 提交
通过属性或者约束可以访问7系列FPGA I/O资源某些特性。本文我们介绍和I/O资源相关的属性和约束
Xilinx 7系列FPGA架构之SelectIO结构（二）
judy 在 周二, 07/19/2022 - 10:43 提交
7系列FPGA支持非常宽的I/O电压标准，本文介绍以下典型的I/O电压标准及端接匹配电路
Xilinx 7系列FPGA架构之SelectIO结构（一）
judy 在 周四, 07/14/2022 - 09:53 提交
从本文开始我们介绍Xilinx 7系列FPGA的SelectIO资源结构及使用
Xilinx 7系列FPGA架构之SelectIO结构（一）
judy 在 周四, 07/07/2022 - 10:16 提交
本节我们介绍以下知识点：SelectIO资源概述及结构，SelectIO管脚通用设计指导。
Xilinx SelectIO IP使用说明(一)
judy 在 周二, 06/14/2022 - 10:33 提交
本文主要针对Xilinx SelectIO IP的GUI（图形用户界面），对每个参数进行详细解释，理解其中的内涵，快速完成驱动设计。
《Xilinx - UG471中文翻译》（1）IDELAYE2原语介绍
judy 在 周三, 01/19/2022 - 09:10 提交
SelectIO，就是I/O接口以及I/O逻辑的总称。《UG471--SelectIO》 篇可以分成3部分：第1部分介绍I/O的电气特性，第2部分介绍I/O逻辑资源，第3部分介绍高级的I/O逻辑资源（serializer/deserializer）。