跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
【工程师分享】使用命令“petalinux-devtool modify”获取BSP相关的代码
在PetaLinux 2020.1时分享了在PetaLinux里为模块创建补丁。现在使用PetaLinux 2021.2, 发现类似命令会报告错误。
2022-03-29 |
PetaLinux 2020.1
如何使用 EZmove 传输文件
我需要将文件安全地发送给 Xilinx 工程师。 如何使用 EZmove 将文件发送给 Xilinx 工程师?
2022-03-25 |
EZmove
HDMI_1.4_2.0_TX_Subsystem_IP介绍和基础debug建议
Xilinx HDMI 1.4/2.0 TX的解决方案是由HDMI 1.4/2.0 Transmitter Subsystem IP作为MAC和Video PHY Controller IP作为PHY组成, 在板上, 还有SN65DP159被用作TMDS level shifter
2022-03-25 |
HDMI-1.4
,
PG235
【工程师分享】VCK190 PCIe QDMA 通用数据传输参考设计
目前在X86机箱里插VCK190测试。X86、PCIe Host、Host都是指X86运行的Linux环境。Versal、Endpoint、A72都是指A72运行的Linux环境。Endpoint有时使用EP来简化。
2022-03-24 |
VCK190
,
数据传输
HDMI_1.4_2.0_RX_Subsystem_IP介绍和基础debug建议
Xilinx HDMI 1.4/2.0 RX的解决方案是由HDMI 1.4/2.0 Receiver Subsystem IP作为MAC和Video PHY Controller IP作为PHY组成,在板上,由外部电阻来实现TMDS level shifter,还有TMDS181作为retimer
2022-03-24 |
HDMI-1.4
Vivado HLS - 如何实现浮点累加的PIPELINE II=1?
如何实现浮点累加的PIPELINE II=1?
2022-03-23 |
Vivado HLS
如何修改 HLS 生成的 RTL 代码以进行验证?
如果我需要修改HLS生成的RTL代码来验证一些问题,我该怎么做?
2022-03-21 |
HLS
,
RTL代码
【工程师分享】PetaLinu小技巧6则
PetaLinu小技巧6则
2022-03-18 |
Petalinux
如何从HLS之外的命令行运行C/RTL协同仿真?
我想在HLS之外通过命令行使用工具生成的文件来重现C/RTL协同仿真的结果。我应该使用什么文件?我怎样才能调用仿真?
2022-03-18 |
Vivado HLS
,
仿真
基于MPSOC器件实现WiFi6模组通讯
MPSOC作为ZYNQ 7000的升级版,在接口方面其性能也大大增强;在一些高速数据采集的场合PS-GTR的PCIE Root Complex功能可以方便地外接WiFi模组、NVME等外设,进行数据的传输和保存
2022-03-16 |
MPSoC
,
WIFI6
为什么Vitis HLS浮点累加器的精度与IEEE不同?
为什么Vitis HLS中的浮点累加器的精度与IEEE单精度浮点累加器不同?
2022-03-16 |
Vitis HLS
,
IEEE
如何在VPK120上实现MRMAC以太网IP
本文以MRMAC IP为例,并在以太网IP的GT配置那页,选择GTM和156.25MHz时钟。
2022-03-16 |
VPK120
,
以太网IP
,
每日头条
如何在 HLS 设计中推断 UltraRAM?
为了推断UltraRAM,你需要在所需的内部阵列上使用一个资源指令。
2022-03-15 |
HLS
,
UltraRAM
Vitis 视觉库的 OpenCV 安装指南
Vitis视觉库是一个FPGA加速视觉功能的集合,类似于OpenCV中的功能。虽然这些内核的实现并不依赖于OpenCV,但许多视觉库的功能都提供了示例设计测试平台,使用OpenCV来演示加速内核的功能。
2022-03-11 |
Vitis视觉库
,
OpenCV
理解综合器警告信息帮助FPGA逻辑排故
在本文中,我们以vivado自带综合器为例、以verilog为编程语言,看看如何理解和利用警告信息排除代码中的小bug。
2022-03-10 |
FPGA
,
Vivado
第一页
前一页
…
33
34
35
…
下一页
末页