触发器基础与概述

本文转载自：芯选的CSDN博客

触发器（flip flop）是具有两种稳定状态的电子电路，可用于存储二进制数据。存储的数据可以通过应用不同输入来更改。触发器和锁存器（latch）是数字电子系统的基本组成部分，广泛应用于计算机、远程通信和许多其他类型的系统。两者均作为数据存储元素来使用。触发器是顺序逻辑中的基本存储元素。但首先，让我们来澄清下锁存器与触发器之间的区别。

触发器与锁存器的比较
锁存器与触发器的基本区别在于门控或时钟设置的机制。

简而言之，触发器采用边沿触发的，而锁存器则采用电平触发。

如需了解触发器与锁存器的全面比较，请参阅此处

例如，我们来聊聊 SR 锁存器和 SR 触发器。在以下电路中，将 S 设为有效（激活）时，输出 Q 为高电平，Q' 为低电平。这与任何其它设置无关。它是一个低电平有效电路，这里的有效指的是低电平，但对于高电平有效电路，有效则指的是高电平。

SR 锁存器
另一方面，触发器是同步的，也称为门控（gated）或时控（clocked）SR 锁存器。

SR 触发器
在此电路图中，仅当发出有效的时钟信号时，才会更改输出（即更改存储的数据）。否则，即使 S 或 R 有效，数据也不会改变。接下来，我们来了解下触发器的类型以便加深理解。

SR 触发器
触发器主要有 4 种类型，其中最常见的是 SR 触发器。这个简单的触发器电路有一个置位输入（S）和一个复位输入（R）。在这个系统中，将“S”设为有效时，输出“Q”将拉高，“Q‘”将拉低。确立输出后，电路连线即可保留，直至“S”或“R”变为高位，或者关闭电源。如上图所示，它是最简单和最易于理解的类型。如上图所示，两个输出为互逆。下面是 SR 触发器的真值表。

JK 触发器
由于在 SR 触发器中存在未定义的状态，因此在电子学中需要另一个触发器。JK 触发器是 SR 触发器基础上的改进，其中即使 S=R=1 也无关紧要。

JK 触发器
当输入条件为 J=K=1 时，所得出的输出会导致输出状态反转。然而，输出与实际电路测试时并无不同。

简而言之，如果 J 和 K 数据输入不同（如，分别为高位和低位），那么输出 Q 会在下一个时钟沿取 J 的值。如果 J 和 K 均为低电平，则不会发生变化。如果 J 和 K 在时钟沿均为高电平，那么输出将从一个状态切换到另一个状态。JK 触发器可以作为置位（Set）或复位（Reset）触发器来工作。

D 触发器
D 触发器提供了一个更好的选择，它在数字电子领域非常热门。它常用于计数器和移位寄存器以及输入同步。

D 触发器

此时，输出只能在时钟沿处发生改变，如果输入在其他时间发生改变，输出将不受影响。

输出状态的更改取决于时钟的上升沿。输出（Q）与输入相同，只能在时钟的上升沿变化。

T 触发器
T 触发器与 JK 触发器类似，基本上就是 JK 触发器的一个单输入版本。这种 JK 触发器的修改形式是通过将 J 和 K 这两个输入连接在一起得到的。它只有一个输入和时钟输入。

这些触发器之所以被称为 T 触发器，原因是它能够补充其状态，即，切换（Toggle），因此被命名为切换式触发器（Toggle flip-flop）。

触发器的应用
以下是当前数字化电子电路中各种类型的触发器以及这些触发器的应用。

计数器

分频器

移位寄存器

存储寄存器

————————————————
版权声明：本文为CSDN博主「芯选」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。
原文链接：https://blog.csdn.net/weixin_45825101/article/details/122213168