技术

【干货分享】Vivado 增量综合流程

发表于:07/19/2019 , 关键词: Vivado, 增量综合, UG901, 每日头条
从 Vivado 2019.1 版本开始,Vivado 综合引擎就已经可以支持增量流程了。这使用户能够在设计变化较小时减少总的综合运行时间。在我们开始讨论增量综合之前,我们先来讨论一下一些重要的概念,以便能够更好地理解该流程。

24 个让 Python 加速的好方法

发表于:07/19/2019 , 关键词: python
24 个让 Python 加速的好方法

带你踏上FPGA & 图像处理之路

发表于:07/18/2019 , 关键词: FPGA, 图像处理
图像处理简而言之就是对图像进行操作从而得到自己想要的结果,它是一个非常广义的概念,包含图像增强、图像复原、图像重建、图像分析、模式识别、计算机视觉等N多个应用方向。这些应用技术有许多在本质上是相通的,但是不同应用领域的关注点往往是不同的

聊一聊Linux下如何调用Vivado SDK的gnu交叉编译工具链

发表于:07/17/2019 , 关键词: LINUX, Vivado-SDK
前几天聊天聊到在Linux系统下调用SDK的gnu交叉编译工具链的问题,Panda同学是这么做的,简单写几句分享一下。按照正常套路,我们会专门下载第三方交叉编译工具链进行Xilinx器件的Linux开发

Verilog代码转VHDL代码经验总结

发表于:07/17/2019 , 关键词: Verilog, VHDL
Verilog语言和VHDL语言是两种不同的硬件描述语言,但并非所有人都同时精通两种语言,所以在某些时候,需要把Verilog代码转换为VHDL代码。本文以通用的XHDL工具为例对Verilog转换到VHDL过程中存在的问题进行了总结

图像处理二:HDMI显示(二)

发表于:07/16/2019 , 关键词: 图像处理, HDMI显示
本篇完成对HDMI显示代码的UVM仿真,梳理一下在windows-modelsim工具下UVM仿真环境的建立,调试以及遇到的问题。仿真的架构在上一篇已经做了简要介绍,这部分做重点讲解

介绍一篇可以动态编辑Xilinx FPGA内LUT内容的深度好文!

发表于:07/15/2019 , 关键词: Xilinx FPGA
文章阐述了Xilinx FPGA可编程的本质,逆向分析破解了FPGA编程的bit流文件,并将其与FPGA内部电路相对应,对于深度理解动态可编程及FPGA电路结构具有重要的指导价值,LUT动态可编程使得FPGA内部的资源使用起来更灵活,你可以把LUT当成BRAM使用,也可以随时改变若干个LUT组成电路完成的硬件功能

通过在 Vivado Synthesis 中使 URAM 矩阵自动流水线化来实现最佳时序性能

发表于:07/12/2019 , 关键词: URAM
UltraRAM 原语(也称为 URAM)可在 Xilinx UltraScale +™ 架构中使用,而且可用来高效地实现大容量深存储器。URAM 原语具有实现高速内存访问所需的可配置流水线属性和专用级联连接。 流水线阶段和级联连接是使用原语上的属性来配置的。 本篇博文描述的是通过将 URAM 矩阵配置为使用流水线寄存器来实现最佳时序性能的方法。

毫米波​(mmWave):​频​段​之战

发表于:07/12/2019 , 关键词: 毫米波​, mmWave, 频​段, ​5G​
无线​设备​和​其​处理​的​数据​量​每年​都​呈​指数​递增​(53% 复合​年​增长​率​。​随着​这些​设备​产生​并​处理​的​数据​量​越来越​多,​连接​这些​设备​的​无线​通信​基础​设施​也​必须​持续​发展​才能​满足​需求。​如​图 1 所​示,​4G 网络​频​谱​效率​的​提高​已经​不足​以​提供 3GPP[2] 定义​的​三大​高级 5G 用例​所需​数据​速率​... 阅读详情

初学verilog纪要

发表于:07/12/2019 , 关键词: Verilog
Verilog HDL (Hardware Description Language) 是一种硬件描述语言,可以在算法级、门级到开关级的多种抽象设计层次上对数字系统建模。它可以描述设计的行为特性、数据流特性、结构组成以及包含响应监控和设计验证方面的时延和波形产生机制

【分享】MPSoC Linux CCI Cache 同步设计

发表于:07/11/2019 , 关键词: MPSoC
为了使相关传输被CCI监听,需要设置寄存器lpd_apu的最低两位为1,而且必须在A53处于复位态时设置。我们利用MPSoC BootROM在加载时设置寄存器lpd_apu。 为了用MPSoC BootROM在加载时设置寄存器lpd_apu,需要准备寄存器初始化文件,并且使用寄存器初始化文件创建启动文件boot.bin

图像处理二:HDMI显示(一)

发表于:07/11/2019 , 关键词: 图像处理, HDMI协议
做图像处理没有显示怎么能行,所以用两章来介绍HDMI的协议以及编码实现。HDMI的编码,仿真和调试会花费较长时间,特别是第一次在windows环境下部署UVM环境,对于刚刚入门UVM的我来说,这块也花费了很长时间。截止目前设计和仿真的代码都已经做完。所以这章主要介绍HDMI的协议以及设计的架构,之后再用一章来介绍HDMI的实现和驱动编写

JESD204C入门:有何新增及对您有用的内容——第一部分

发表于:07/08/2019 , 关键词: JESD204C, JESD204, 带宽
本入门文章由两部分组成,旨在介绍JESD204C标准,着重说明其与JESD204B的不同之处,并详细阐明为达成上述目标、提供对用户更友好的接口、实现各行各业的带宽能力需求而引入的关键新特性。本系列的第一部分概述版本差异和新特性,第二部分将深入探讨最重要的新特性

Linux系统下Vivado SDK的gnu交叉编译工具链调用概要

发表于:07/08/2019 , 关键词: Linux开发
一般情况下,我们会专门下载第三方交叉编译工具链进行Xilinx器件的Linux开发(工具链获取:git clone https://github.com/xupsh/Codesourcery.git)。但是,Xilinx在其SDK下集成了交叉编译工具链

RGMII接口调试使用VIO读取PHY寄存器值

发表于:07/05/2019 , 关键词: RGMII接口
实验室回来一批板子,上面有RGMII接口、SGMII接口等各种接口,怎么测试这些网口是否正常呢?的确需要一些经验。比如RGMII接口,最重要的是看在哪里去做的时钟和数据偏移。这时,常常需要使用VIO去读取PHY里面对应寄存器的值,看是否工作在正常RGMII接口时序模式。