技术 | 电子创新网赛灵思社区

AMD Xilinx MIPI solution

MIPI典型应用是在ISP领域，CMOS senor输出视频流，给FPGA PHY层，串并转换后给协议层处理。

1 天 17 小时 以前 | MIPI, 每日头条

本文旨在帮大家了解如何在运行 Ubuntu 桌面的 Xilinx KV260 Vision AI 入门套件上轻松设置机器学习推理功能。

3 天 22 小时 以前 | KRIA, kv260, 机器学习

今天我们来介绍一下I/O planning方面的设计考虑和实现流程。

4 天 22 小时 以前 | Versal, DDR4, LPDDR4, 每日头条

该项目将借助 KV260 上的 PYNQ -DPU 覆盖，从而能够使我们在 LiDAR 点云上进行 3D 对象检测比以往任何时候都更加高效！

这个简单的Demo是介绍如何用ChipScopy创建并运行link sweep。

5 天 23 小时 以前 | IBERT, ChipScopy

从2020.2开始，XRT提供了新的Native API，以区别行业标准OpenCL API的，在FPGA加速应用上，两者都是可以使用的。

1 周 2 天 以前 | XRT, FPGA加速

在ROS机器人框架下设计了一套基于视觉信息和神经网络的小车自动驾驶程序，并部署在KV260平台上。

1 周 3 天 以前 | 自动驾驶, kv260

Zynq UltraScale+ MPSoC EV系列含有大量的视频输入接口，接入的视频流经过PL侧的逻辑处理后，通过USB3.0实现UVC输出各种高分辨率、高帧率、特殊格式的视频流

1 周 4 天 以前 | ZCU104, USB3.0, UVC

Xilinx FPGA支持多种程序文件格式，如.bit/.bin/.rbt/.isc，最常用的为.bit格式，一般用于调试时下载到FPGA片内RAM，掉电会丢失

1 周 5 天 以前 | Bit

在Zynq MPSoC的器件里，PS (Processing System )集成了三个看门狗，分别是CSU SWDT，LPD SWDT和FPD SWDT。CSU SWDT用于保护CSU与PMU及其相关连接。

当我们使用Verilog时，对于信号定义为reg型还是wire型比较混乱，那么今天我们就来讲一讲如何快速的进行信号定义。

2 周 4 天 以前 | Verilog

我准备在 PYNQ 中创建一个 MIPI 成像平台，我们可以借此使用它来探索 Vitis 视觉库。

3 周 2 天 以前 | PYNQ, MIPI

基于vivado2020.1和zcu102开发板(rev1.1)开发项目，工程涉及DDR4（MIG）和PL端多个读写接口交互的问题，通过AXI interconnect进行互联和仲裁（采用默认配置）。

3 周 2 天 以前 | DDR, AXI

6 月 19 日，CVPR 2022 即将举行。在今年的会议上，来自北京的 AMD AI 研发团队再次入选两篇论文——《动态稀疏 R-CNN》和《用于细粒度视觉分类和目标重识别的双重交叉注意力学习》

3 周 2 天 以前 | CVPR, AI

光学器件、图像传感器和接口有多种选择，以适应许多应用。今天，我们将解决您在构建嵌入式视觉系统时必须做出的最关键选择之一：选择合适的接口。

3 周 3 天 以前 | 嵌入式视觉