技术

如何给应用配个合适的 ADC

发表于：05/17/2019 , 关键词： ADC, 模数转换器
我们处在一个由数字计算机控制的模拟世界里。因此，物联网 (IoT) 设备的设计人员需要将模拟值高效地转换为采样数字表示。答案看似简单，使用一个前置的模数转换器 (ADC) 便能解决问题，然后 ADC 并非千篇一律。因此，设计人员需要了解各种拓扑，以及它们与应用的对应关系。

【干货分享】同步电路的时序模型分析（一）

发表于：05/17/2019 , 关键词： 同步电路, 时序电路
首先对于纯组合逻辑电路来说，其逻辑功能块的输出仅仅与当前的输入值有关系，其电路延时分析也非常的简单，只考虑输入到输出的信号延时Tdelay，但是影响Tdelay时间的因素比较多，比如不同的器件输入到输出的延时时间不同，不同的工艺条件以及在不同的环境下，Tdelay的时间也不同

使用 VHDL 中的 “work” 库

发表于：05/16/2019 , 关键词： VHDL, 每日头条
VHDL 的一个强大功能是用库来组织 RTL 的不同部分。 通过使用库，不同的设计人员可以做这个工程中自己负责的那部分工作，而不必担心会在命名方面与其他设计师发生冲突。在例化期间，这可以通过手动指定要使用的库或者通过配置语句来完成。

控制电源启动及关断时序

发表于：05/16/2019 , 关键词： 电源定序器, 电源定序
微处理器、FPGA、DSP、模数转换器 (ADC) 和片上系统 (SoC) 器件一般需要多个电压轨才能运行。为防止出现锁定、总线争用问题和高涌流，设计人员需要按特定顺序启动和关断这些电源轨。此过程称为电源时序控制或电源定序，目前有许多解决方案可以有效实现定序

Xilinx ZYNQ UltraScale+系列连载[第三篇]写一篇简单需求

发表于：05/16/2019 , 关键词： Zynq-UltraScale
做事情讲究个“谋定而后动”，做研发尤其如此，准备工作一定要做得充分了，需求一定要理解明确了，方可开始吭哧吭哧继续往下干。楼主先准备以ZCU104为平台，实现一个视频处理和传输系统，算是熟悉ZYNQ UltraScale+ MPSoC器件。

【分享】MPSoC，XEN虚拟机运行裸核应用程序(baremetal, standalone)的中断延迟

发表于：05/15/2019 , 关键词： MPSoC
修改Xilinx的定时器裸核应用程序(baremetal, standalone)例子xttcps_intr_example.c，可以测量中断响应延迟。然后在单板上运行，以及在XEN的虚拟机上运行，可以分别测量这两种情况下的中断响应延迟。

ZYNQ的启动原理和配置

发表于：05/14/2019 , 关键词： Zynq
设备配置包含用于初始化和配置ps和pl的所有方法及过程。在软件控制下，ps内的DevC提供用于初始化和配置ps和pl的手段和方法，在zynq中提供两个模块用于控制配置过程： 1. BootROM，一个静态存储块器块，当上电复位和暖复位后，有Cortex-A9的CPU执行这个内置程序；

深度学习中，CPU、GPU、NPU、FPGA如何发挥优势

发表于：05/13/2019 , 关键词： 深度学习, AI
随着AI的广泛应用，深度学习已成为当前AI研究和运用的主流方式。面对海量数据的并行运算，AI对于算力的要求不断提升，对硬件的运算速度及功耗提出了更高的要求。目前，除通用CPU外，作为硬件加速的GPU、NPU、FPGA等一些芯片处理器在深度学习的不同应用中发挥着各自的优势，但孰优孰劣？

【分享】 Xilinx SDK 2018.2，修改xttcps_intr_example.c，支持任意ttc设备

发表于：05/13/2019 , 关键词： Xilinx-SDK
SDK里带有xttcps_intr_example.c，可以产生时钟中断和PWM方波。MPSoC有四个TTC，总共12个timer。xttcps_intr_example.c缺省使用 12个中的第0个和第1个，TTC0和TTC1。如果修改为其它TTC timer， xttcps_intr_example.c运行出现异常

【分享】减小MPSoC XEN Dom-0的target文件系统大小

发表于：05/10/2019 , 关键词： MPSoC
Xen Dom 0的Linux kernel和文件系统，功能应该越少越好，文件应该越小越好。文件太大，可能引起启动失败。只含有PS的HDF文件，编译出来的rootfs.cpio.gz.u-boot有49MB。经过分析，target文件系统中，/usr/bin占用93MB，其中QEMU的文件占用了92MB.

基于DSP+FPGA+CPLD的电力电子设备通用控制器

发表于：05/10/2019 , 关键词： 数字信号处理器
本文提出一套适用于高压大功率电力电子设备通用型控制控制器。该控制器采用主控制板与其他插件板相分隔的分板块硬件系统结构，结合了DSP、FPGA、CPLD各自性能特点的同时兼顾了通用性；提出了多时间尺度控保融合的软件设计方案，分别从系统级、器件级、信号级三个层面实现对设备的控制和保护

【分享】解决ZDMA应用例子xzdma_simple_example.c的“ZDMA Simple Example Failed”问题

发表于：05/10/2019 , 关键词： ZDMA
作者：hankf，Xilinx Employee ZDMA应用例子xzdma_simple_example.c 缺省只运行一次。 在XZDma_SimpleExample()里的XZDma_SelfTest( )之后，把运行部分放进一个循环体，可以多次运行。测试工具是Xilinx SDK 2018.2. 但它没有清除 Total byte count寄存器，多次运行后，会溢出, 出现错误"... 阅读详情

【干货】Vivado 综合崩溃调试指南

发表于：05/09/2019 , 关键词： 调试指南
要解决任何综合崩溃问题，通常应该从了解崩溃发生在综合的哪个阶段着手，以及工具方面是否有任何迹象指向特定的模块、赋值、声明或推断。如果以下文章无法帮助您解决您查询的问题，请分享在运行文件夹中生成的 hs_pidxxxx.log 文件以及“project_name.runs/synth_1/”目录下的综合日志文件。

一文了解PLC通信协议

发表于：05/09/2019 , 关键词： PLC通信协议
存在很多不同的通信协议，这里只列出我们PLC中较常用的协议。下表显示了这些协议之间的一些关键差异，之后对每种协议进行简要说明。

Xilinx 为诊断和临床提供的医疗保健解决方案——自动体外除颤器 (AED) 和临床除颤器

发表于：05/08/2019 , 关键词： 医疗保健, ECG, 除颤器
AED 可视为心电图 (ECG)，或多参数患者监护仪，也可提供挽救生命的治疗。ECG 可通过连接至人体特定位置的电极监控心脏信号。这些信号的振幅大约只有几毫伏，在有噪声的背景下很难辨别，但可用于准确确定一个人的 QRS 综合波。QRS 综合波通常被医生用来诊断多种心脏疾病，比如心律失常、甚至心房颤动或心室颤动等。