跳转到主要内容
电子创新网赛灵思社区
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
Multi-Scaler IP的linux示例以及debug(上)
本文介绍在ZCU106上创建Video Multi-Scaler IP的Vivado和Petalinux工程
2024-03-18 |
ZCU106
,
Multi-scaler
,
每日头条
OpenCV在Windows上的安装和设置
本文主要介绍OpenCV在Windows 10上的安装和设置。
2024-03-15 |
OpenCV
,
Windows
,
每日头条
,
Vitis
CXL是如何链接数据中心的
了解该协议的关键要素和优点,以及 CXL 版本 3.0 中的新增功能。
2024-03-15 |
CXL
,
数据中心
I2S 收发器 ( VHDL ) 设计实现
这里详细介绍了一个主 I2S 收发器组件用于FPGAs,以 VHDL 编写
2024-03-14 |
VHDL
,
I2S 收发器
,
每日头条
AMD Versal AI Edge 自适应计算加速平台 PL LED 实验(3)
在本例程中,我们要做的是LED灯控制实验,每秒钟控制开发板上的LED灯翻转一次
2024-03-13 |
Versal
,
ALINX
做信号链,你需要了解的高速信号知识(一):为什么要使用LVDS或JESD204B标准?
信号链是连接真实世界和数字世界的桥梁
2024-03-12 |
信号链
,
高速信号
,
LVDS
,
JESD204B
延时开始SEM功能的扫描(二)
本文介绍如何推迟XilSEM扫描功能的开始。
2024-03-12 |
Versal
,
XilSEM
,
每日头条
AMD Versal AI Edge 自适应计算加速平台之 Versal 介绍(2)
Versal 包含了 Cortex-A72 处理器和 Cortex-R5 处理器,PL 端可编程逻辑部分
2024-03-12 |
Versal
,
ALINX
如何在 Vitis Unified IDE 中启用 SDTGEN 挂钩
Vitis Unified IDE使用“System Device Tree (SDT)”将硬件元数据从Vivado传递到 Vitis
2024-03-08 |
Vitis
,
SDTGEN
,
Vitis IDE
AMD Versal AI Edge 自适应计算加速平台之准备工作(1)
每个工程下面都有一个生成vivado的脚本,用于重建vivado工程
2024-03-08 |
Versal AI Edge
,
自适应计算
,
ALINX
2023.2 Vitis Unified IDE独立应用移植详细信息
在 2023.2 版的全新 Vitis Unified IDE 中,不再生成 DeviceID 作为索引参数用于独立 BSP 驱动程序内的
2024-03-07 |
Vitis
,
IDE
,
移植
五大理由|为嵌入式应用选择 AMD Spartan UltraScale+ FPGA
了解该系列器件如何帮助设计人员以低成本推动 I/O 密集型应用产品快速上市
2024-03-06 |
Spartan UltraScale+
,
FPGA
,
每日头条
使用 Vivado 仿真库 - UNIMACRO 库
本文详细描述了 UNIMACRO 库。
2024-03-06 |
Vivado
,
UNIMACRO
,
仿真
延迟开始SEM功能的扫描 (一)
本文介绍如何在Versal器件中推迟XilSEM的扫描工作
2024-03-05 |
SEM IP
,
VCU108
,
每日头条
,
XilSEM
选择PHY时,这几个重要标准应该要考虑
如果设计必须采用分立式PHY,那么在选择PHY时应牢记几个标准
2024-03-05 |
PHY
1
2
3
…
下一页
末页