技术

开发者分享 | 如何获取 Github 上 Vitis, Vitis 库等资源

发表于:02/23/2021 , 关键词: Vitis
自从 Vitis 发布后,Xilinx 在 Github 上持续开源了很多资源,方便开发者进行自己的设计,减少产品上市时间。所以本期文章我们来看下如何获取和使用 Github 上的开放资源。

TVM学习(七)算子

发表于:02/23/2021 , 关键词: TVM
上一章梳理了一遍TVM前端流程,前端完成了tensorflow算子到TVM算子的转换。这一章CNN网络中最普遍的卷积运算为例,看一下relay算子的表示

【 ZYNQ Ultrascale+ MPSOC FPGA教程】第三十二章 PL读写PS端DDR数据

发表于:02/20/2021 , 关键词: FPGA教程, FPGA调试
PL和PS的高效交互是zynq soc开发的重中之重,我们常常需要将PL端的大量数据实时送到PS端处理,或者将PS端处理结果实时送到PL端处理,常规我们会想到使用DMA的方式来进行,但是各种协议非常麻烦,灵活性也比较差,本节课程讲解如何直接通过AXI总线来读写PS端ddr的数据,这里面涉及到AXI4协议,vivado的FPGA调试等。

【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十一章 FreeRTOS实验

发表于:02/10/2021 , 关键词: FPGA教程, FreeRTOS
Free RTOS实时操作系统运行环境,这里不深入探讨Free RTOS的具体使用。本实验以FreeRTOS Hello World做举例,并实现两个LED灯以不同间隔持续闪烁。本实验基于 “PL端AXI GPIO的使用”工程,硬件环境不需要修改。

【ZYNQ Ultrascale+ MPSOC FPGA教程】第三十章 自定义IP实验

发表于:02/09/2021 , 关键词: FPGA教程, IP实验, ALINX
Xilinx官方为大家提供了很多IP核,在Vivado的IP Catalog中可以查看这些IP核,用户在构建自己的系统中,不可能只使用Xilinx官方的免费IP核,很多时候需要创建属于自己的用户IP核

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十九章PL端AXI GPIO的使用

发表于:02/08/2021 , 关键词: FPGA教程, ALINX, AXI-GPIO
前面讲过如何用的是PS端的EMIO点亮PL端LED灯,但是并没有与PL端产生交互。本章介绍另外一种控制方法,在ZYNQ当中可以使用AXI GPIO,通过AXI总线控制PL端的LED灯。同时也介绍了PL端按键的使用。

深度学习在机器视觉中有哪些典型的应用?

发表于:02/08/2021 , 关键词: 机器视觉, 深度学习
鉴于DNN 在研究和技术方面的巨大投资,很明显,DNN 作为首选解决方案的适用范围,将会继续迅速扩大。然而,在可预见的未来,许多应用将通过传统技术(包括其他形式的机器学习)或通过深度学习和传统算法的组合,来获得最好的解决方案。接下来,我们就一起了解一下,深度学习在机器视觉中的典型应用。

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十八章 PS端EMIO的使用

发表于:02/05/2021 , 关键词: FPGA教程, EMIO, ALINX
如果想用PS点亮PL的LED灯,该如何做呢?一是可以通过EMIO控制PL端LED灯,二是通过AXI GPIO的IP实现控制。本章介绍如何使用EMIO控制PL端LED灯的亮灭。同时也介绍了,利用EMIO连接PL端按键控制PL端LED灯。

【工程师分享】在FreeRTOS的main()函数里初始化设备,不能收到中断

发表于:02/05/2021 , 关键词: FreeRTOS
FreeRTOS在 void vTaskStartScheduler( void )里调用 configSETUP_TICK_INTERRUPT(), 也就是void FreeRTOS_SetupTickInterrupt( void )。void FreeRTOS_SetupTickInterrupt( void )在文件portZynqUltrascale.c里实现

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十七章System Monitor

发表于:02/04/2021 , 关键词: FPGA教程, System-Monitor
本章介绍system monitors的使用,用于监测芯片的电压、温度值等,也可以通过PL端的ADC引脚作为外部信号的采集。

【Vivado那些事】关于reset_project和reset_project -exclude ip使用

发表于:02/04/2021 , 关键词: IP综合
之前群里有一些关于在Vivado中IP综合时出现各种问题,大部分通过reset_project这个TCL命令解决,今天就简单分析一下reset_project这个命令的作用。

开发者分享 | Petalinux中如何确认 dev 下设备的对应关系

发表于:02/03/2021 , 关键词: Petalinux
通常 Kernel 一加载起来,大家能在/dev目录下可以看到一大堆的设备。这些设备都是 Kernel 加载初始化过程中,由内核和驱动创建出来的。那么哪个设备才是我真正要用的设备。下面就几个常用的外设来和大家一起梳理一下。

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十六章 PS端网络远程更新QSPI

发表于:02/02/2021 , 关键词: FPGA教程, QSPI, ALINX
在实际工作中,会遇到产品升级问题,如果按照程序烧录的方式,可能需要打开产品的外壳,这无疑。本章介绍一种通过网络远程更新FLASH程序的方法,包含UDP和TCP两种方法。

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十五章 PS端以太网使用之lwip

发表于:02/01/2021 , 关键词: FPGA教程, ALINX
开发板有两路千兆以太网,通过RGMII接口连接,本实验演示如何使用Vitis自带的LWIP模板进行PS端千兆以太网TCP通信。

查找PetaLinux 的Binding信息

发表于:02/01/2021 , 关键词: Petalinux, Binding信息
打开Petalinux的DeviceTree文件 (比如dtsi文件),经常看到这样的描述,初学者往往困惑,里面这些信息到底说的是什么呢?比如这个 "interrupt-cells = ", 里面这个2 或者设定为 1,4,8 到底是什么意思呢?