跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
技术
不就是相机和显示器？NO！机器视觉的前世今生，一文全知道
机器视觉的概念已经远远超出了简单的相机和显示器。如今，机器视觉描述的是全面的图像处理系统，具有针对特定要求量身定制的各种功能。
2024-04-25 |
机器视觉
,
贸泽电子
GTH 高速串行通信光口64B66B编码通信方案分享
64b/66b编码技术是IEEE 802.3 工作组为10G 以太网提出的，目的是减少编码开销，降低硬件的复杂性
2024-04-25 |
高速串行通信
,
编码通信
,
米联客
第二代 Versal Prime 系列适合嵌入式系统设计的五大原因
AMD 第二代 Versal Prime 系列自适应 SoC 兼具性能和效率，具备更高水平的标量性能和世界领先的可编程逻辑，可实现出色的灵活设计。
2024-04-24 |
Versal-Prime
,
嵌入式系统设计
,
AMD
,
每日头条
五项功能可提升边缘端嵌入式 AI 性能
AI 驱动型系统正催生指数级算力需求，使得在紧凑的空间和功率限制内设计嵌入式应用变得更具挑战性。设计人员需要支持嵌入式 AI 系统中的所有计算阶段
2024-04-24 |
AI
,
Versal
,
每日头条
,
AMD
AM017 中的 Versal GTM 数字监控器位宽
AM017 表 32 显示了数字监控器属性。其中部分“Bit Field”（位字段）有错误
2024-04-23 |
AM017
,
Versal GTM
如何在Vivado中用工程模式使用DFX流程
本文介绍在Vivado中用工程模式使用DFX流程以及需要注意的地方。
2024-04-23 |
Vivado
,
DFX
,
Xilinx
,
每日头条
AMD Versal AI Edge 自适应计算加速平台之GTYP收发器误码率测试IBERT实验(6)
使用IBERT测试误码率和眼图必须有个收发环通的硬件，开发板上有2个SFP光纤接口，本实验把2个光接口收发两两连接，形成2个收发环通链路。
2024-04-22 |
AMD
,
Versal
,
IBERT
,
GTYP收发器
SigmaX 部署实时数据管理解决方案
通过将数据管理堆栈与英特尔 FPGA 和开放式 FPGA 堆栈 (OFS) 相结合，SigmaX 显著提高了生成数据的效率
2024-04-18 |
SigmaX
,
数据管理
,
Agilex
,
FPGA加速
如何使用DFX的Abstract Shell Flow
在使用DFX流程时，有用户希望在完成初始Configuration的Implementation之后，能加速后续RM的实现过程
2024-04-17 |
DFX
,
Abstract-Shell
,
每日头条
一文了解FPGA里TCAM的实现
关于如何在FPGA中实现TCAM功能有不少的论文，在翻阅借鉴之后，本文就TCAM在FPGA上的最优化实现进行探讨。
2024-04-15 |
FPGA
,
TCAM
RS-232 和RS-485，有什么区别？
尽管这两种标准长期以来一直用于串行通信，但 RS-485 提供了 RS-232 所不具备的宝贵功能。在本文中了解更多信息。
2024-04-15 |
RS-232
,
RS-485
,
串行通信
Versal裸机使用AI Engine的完整流程
有很多文档都描述了AI Engine的架构和性能参数，但是看完这些后，现实中遇到的问题最多的是这个AI Engine到底怎么用
2024-04-12 |
Versal
,
AI引擎
,
AMD
,
每日头条
SWDT在Versal中的应用
系统看门狗定时器（System WatchDog Timer）通常用于嵌入式系统，可以有效的防止软件错误、系统死锁、篡改以及意外行为
2024-04-11 |
SWDT
,
Versal
,
每日头条
智多晶PLL IP动态相位调整
在FPGA中，动态相位调整（DPA）主要实现LVDS接口接收时对时钟和数据通道的相位补偿，以达到正确接收的目的。
2024-04-09 |
智多晶
,
动态相位调整
,
LVDS
AMD Versal AI Edge 自适应计算加速平台之 LVDS 液晶屏显示实验 (5)
实验Vivado工程为“lvds_lcd”。本章介绍lvds lcd液晶屏的color bar显示。
2024-04-09 |
Versal
,
LVDS
,
AMD
1
2
3
…
下一页
末页
